凿异步fifo /多个时钟。

Question

Chisel在一个设计中支持多个时钟吗？如果我想实现异步fifo，在Chisel中该如何实现呢？

Answer 1

是的，Chisel在一个设计中支持多个时钟。如果你想使用一个异步先进先出，你可以导入模块ChiselUtil，它包含一个异步先进先出：https://github.com/ucb-bar/chisel/blob/master/src/main/scala/ChiselUtil.scala#L599

要更改寄存器的时钟域，请使用Reg()的参数时钟：

val s1 = Reg(init = UInt(0), clock = clockB)

有关更多信息，请参阅tutorial第16章。