如何使用verilog生成正弦波

Question

我正在用FPGA做一个“任意波形发生器”。目前，我正在使用FPGA和verilog生成"sinc“wave。

对于固定的频率，我可以使用ROM上的LUT来制作sinc，但我需要提供选项来制作用户定义频率的sinc。

所以，有什么好办法吗？

任何帮助都将不胜感激。

Answer 1

您仍然可以对可变频率sin(x)函数使用查找表。

只需生成一个正弦波的单个周期的1000个左右的LUT条目(取决于您所需的分辨率)。然后根据所需的频率决定每个时钟周期要跳过的条目数。

例如，如果您的时钟为1 1MHz，所需的输出频率为1 1KHz，则每个时钟步进到下一个LUT条目(以1000个时钟周期完成周期)。如果所需的输出频率为10 the，则每个周期在LUT中跳转10个条目。(以100个时钟周期完成周期)

为了通过sin(x)/x获得sinc，我认为你需要实现一个除法电路，因为我想不出任何方法来解决这个问题。