如何在C++中进行SystemVerilog风格的位向量片赋值？

Question

我正在将一些SystemVerilog代码移植到SystemC/C++。我使用std::bitset来表示位向量，但是我可以看到它已经不能提供访问切片的方法了。

例如，如果我想用SystemVerilog代码将reg1设置为reg2的第4-8位：

bit [3:0] reg1;
bit [15:0] reg2;
reg1 = reg2[7:4];

我如何使用std::bitset做到这一点？

bitset<4> reg1;
bitset<16> reg2;
reg1[0] = reg2[4];
reg1[1] = reg2[5];
reg1[2] = reg2[6];
reg1[3] = reg2[7];

有没有更好的方法？

Answer 1

既然你正在使用SystemC，为什么不使用sc_bv<>来原生地表示高密度脂蛋白信号呢？由于SystemC有一组数据类型来表示HDL位/逻辑和字逻辑运算符，因此将SystemVerilog/Verilog数据类型映射到C/C++代码应该更容易。

sc_bv<4> reg1;
sc_bv<16> reg2;
reg1 = reg2.range(7,4);

Answer 2

如果你想对位集进行操作，那么使用to_string函数：

bitset<4> reg1;
bitset<16> reg2;
reg1 = bitset<4>(reg2.to_string().substr(4,4));

这不是非常有效的方法，但应该是有效的。

如果您没有大于32位或64位的位集-那么使用带有to_ulong或to_ullong的版本-它应该更有效。

另外，请考虑使用std::vector<bool>而不是std::bitset<>。这里的人们每次看到std::vector<bool>都倾向于投反对票，但在这里可能会更有效率：

vector<bool> reg1(4);
vector<bool> reg2(16);
reg1.assign(reg2.begin() + 4, reg2.begin() + 8);