在VHDL语言中,type和subtype有什么不同?我应该在哪里使用它们?
我的理解是,subtype只是缩小了主要类型之一的范围,比如integer:subtype small_integer is integer range -128 to 127;所有可能在主要类型上的操作,在subtypes上也是可能的(当然,有一定的限制)。此外,最好使用subtypes来防止错误。
那么type的用途是什么呢?
integers的donwto和to有什么不同?(为了让大家明白这一点,这里有一个例子)
subtype bit_index is integer range 31 downto 0;
subtype bit_index is integer range 0 to 31;
谢谢!
发布于 2012-09-24 15:41:16
std_logic、std_ulogic、integer、character、std_logic_vector (无约束)等。您自己的定义,如std_logic_vector(7 downto 0),间接创建子类型(或直接如果您定义并命名您的子类型explicitly)type tState is (IDLE, DO_SOMETHING, DONE);
downto和to,它看起来没用,但VHDL根本没有另一种机制来定义range,并且这种机制允许 to 和downto。
发布于 2014-11-18 15:10:43
TO和DOWNTO在独立方面不同(最高位的MSB与位0相比)
发布于 2019-06-19 12:29:20
std_logic_vector(7 downto 0) "1000 0001“是MSB,"1000 0001”是LSB。
std_logic_vector(0 downto 3) "1000 0001“是LSB,"1000 0001”是MSB。
https://stackoverflow.com/questions/12546339
复制相似问题