有意的组合循环

Question

我正在设计一些可重新配置的逻辑，根据它的性质，它可以被配置为创建一个亚稳态组合电路。Chisel很好地编译了我的电路，但在运行开始时阻止了我，因为它检测到了组合循环的可能性。

对于Chisel来说，将其标记为错误是很好的，也是合适的！由于电路的组合性质是有意的，所以我现在需要关闭错误，以便可以继续在一系列有效配置上测试电路的行为。我该怎么做呢？

提前感谢你在这件事上的帮助。

Answer 1

我在gitHub的bug数据库中发现有一个命令行选项：--noCombLoop。我将尝试此选项并返回报告。感谢dogngyukim在gitHub上提到这一点。