如何在modelsim模拟中连接两个设计单元？

Question

我试图在没有通用测试平台的情况下，在modelsim中模拟两个设计单元。这两个设计单元是处理器和I/O设备。我已经编写了处理器，I/O设备是Altera的IP核。

我需要验证他们的接口是否匹配。我想省略一个通用的测试平台，因为用tcl(do)编写一个小而简单的测试平台要快得多。

我发现modelsim可以同时模拟两个设计单元，通过以下方式开始模拟：

vsim -i work.myProcessor work.AlteraIODevice

谁能告诉我如何连接两个信号，使来自一个实体的信号驱动另一个实体的信号？我认为这是一种非常快速和强大的方式来进行非常基本的测试。

我想连接两个信号应该是这样的：

force -drive /myProcessor/signalX /AlteraIODevice/signalY

但是我还没有找到关于这个问题的任何文件。我希望这是有意义的。

Answer 1

force命令可用于驱动信号，而examine命令可用于读取。最终，您将需要一个Tcl脚本来连接两端。

也许对于一个健全的检查是可以的，但由于Tcl在这方面的速度非常慢，我看不到太多的好处。

希望能有所帮助。