将衰减包络应用于无乘法的波形

Question

我正在尝试使用Verilog将衰减包络应用到正弦波形。硬件限制阻止使用乘法简单地乘以包络。我简单地使用1-exp(-x)表示的正弦值和包络值存储在ROM中，以提高速度。

现在，我只是简单地计算输出样本，如果正弦值较大，则从正弦值中减去指数值。如果指数值大于正弦值，则输出样本为零。这工作得很好，但是当前要减去的指数值需要通过正弦波上的当前位置进行调制，以便在正弦最大时减去满值，在正弦为零时减去零。

我非常感谢任何人可以提供的任何建议，如果需要的话，我可以提供更多的细节。如果这不是一个适合Verilog提问的地方，有没有更好的地方？

谢谢!

Answer 1

如果您的FPGA没有硬连线的乘法器，并且您可以容忍一些延迟，那么您可能希望使用缩放累加器来实现一个简单的乘法器。