首页
学习
活动
专区
圈层
工具
发布
    • 综合排序
    • 最热优先
    • 最新优先
    时间不限
  • 来自专栏硅光技术分享

    大规模集成路在量子光学的应用

    基于芯片的高维纠缠态 第一篇工作发表于Science, 在芯片上产生了高维纠缠态,并对其进行了操控与分析。整个芯片的结构示意图如下, ? 整个路含551个功能元件,可以称得上大规模集成路。作为对比,模块中芯片一般用到的器件数目是10多个。 任意两比特操作 第二篇工作发表于Nature Photonics, 采用大规模可编程的集成路,实现了任意的两比特逻辑操作。整个芯片的示意图如下, ? 由于芯片采用CMOS工艺,可以保障每个器件的性能,并且器件尺寸较小,可以单片集成较多的元件。只有每个元件的性能都比较优异,才能保证整个系统可以较好地工作。 这两篇工作表明了基于芯片的大规模集成路的可行性,其可以应用到其他相关方向(例如基于的Lidar,开关等)。

    1.4K20发布于 2020-08-13
  • 来自专栏光芯前沿

    NTT:单片集成实现-电-(OEO)转换的高速高增益方案实现

    本文首次报道了无需TIA的单片集成光子OEO转换器——高速负载电阻型与高增益电流注入型,实现了可重构非线性传输和可量化的片上RF增益,为规模化光电子计算奠定了关键基础。 论文链接:https://arxiv.org/html/2601.04472v1 ◆ 器件架构与实验设计 两种OEO转换器均基于AMF的平台流片,核心结构均由锗光电探测器(PD)与微环调制器 E_cₕ为6.25 fJ/bit(本征电容贡献仅1.13 fJ/bit);若进一步减小寄生电容并提升电光效率,有望将Eₒₚₜ_EOM降至1 pJ/bit以下,E_cₕ控制在100 fJ/bit以内,结合异质集成技术甚至可实现亚飞焦 ◆ 结论 本文首次实验演示了无需跨阻放大器、单片集成光子负载电阻型OEO转换器,同时实现了高增益特性的电流注入型转换器,两种架构形成完美互补:负载电阻型以RC限制为代价,实现了4 Gb/ 两种转换器均兼容光子制造工艺和CMOS技术,通过进一步优化器件电容、调制效率和载流子寿命,有望实现亚飞焦/比特的能耗水平。

    25110编辑于 2026-01-13
  • 来自专栏硅光技术分享

    光学FPGA——可编程的集成

    这篇笔记主要分享芯片的一篇最新进展。 基于锗离子注入的波导工艺和激光退火工艺,他们实现了可擦除的定向耦合器,进而实现了可编程的集成路,也就是所谓的光学FPGA。 其制备艺与可擦除的光栅耦合器(芯片的晶圆级测试)相似。Ge离子注入后,的晶格发生位移,引起波导有效折射率的改变。Ge离子注入后的波导,结构示意图如下图所示,Ge离子的注入深度约140nm。 ? 研究人员进一步提出了一个较复杂的集成路结构,通过DC分光比的改变,该路可分别实现PSM4, WDM4和QAM的发送路,如下图所示, ? 总体说来,该进展的设计非常巧妙,借助于可擦除DC,实现了可编程的集成路。这也许是未来集成路的一个重点发展方向。

    2K10发布于 2020-08-13
  • 来自专栏先进封装

    芯片封装

    点击蓝字 关注我们芯片封装 芯片公司简介COMPANY PROFILE泰丰瑞电子有限公司致力于计算互连芯片与封装,利用光互连实现片间超高速互联,构建模块化、可扩展的“超级芯片”,大幅扩展算力节点规模 封装服务PACKING SERVICENo.1芯片设计及MPW流片服务基于SOI,SiN,LNOI工艺,提供光电子 器件设计和系统集成服务。 全年多批次MPW流片服务,包括CUMEC,Compoundtek,AMF,Ligentec等国内外主 流基光电子芯片流片厂商。No.2光电芯片及模块测试提供各类无源、有源光电子器件测试。 No.5机械结构设计和加工提供机械外壳、BOX封装等机械结构设计及外壳加工服务,可选择光固化树脂3D打印、CNC金属机加工,加工精度均为20mmNo.6光电模块混合集成封装基于光电子芯片混合集成封装工艺 No.9光电子芯片控制电路设计面向光电芯片多通道大规模控制需求,提供配套控制电路设计、算法编写及上位机软件开发全流程设计服务产品介绍PRODUCT INTRODUCTION调制器芯片调制器芯片通过调制信号的强度

    29500编辑于 2025-10-04
  • 来自专栏硅光技术分享

    耦合封装新方案:熔接光纤与芯片

    这篇笔记介绍一篇最近的封装进展。美国罗切斯特大学研究小组最近报道了一种新型的芯片耦合封装方案 Optica 6, 549(2019),即使用熔接的方法将光纤与端面耦合器连接,耦合损耗为1dB。 耦合封装是产品大批量生产中的重要环节之一。能否实现快速、低成本、高耦合效率的芯片封装,直接决定了产品的竞争力。Rochester大学的新方案,其结构示意图如下, ? SiO2强烈吸收10.6um波长的。实验中CO2激光器的功率为9W, 照射时间为0.5s。 实验中他们采用的SiN taper作为耦合器,场从SiN波导中转换成SiO2悬臂的波导模式,进而再耦合到单模光纤中,其结构示意图如下图所示。 (图片来自文献1) 相比于现有的耦合封装方案(可参看芯片的耦合封装),光纤熔接的方法显得特别简单,既不需要额外的结构设计(V-groove, 聚合物,interposer等),也不需要特殊的光纤(斜切光纤

    3.7K31发布于 2020-08-13
  • 来自专栏硅光技术分享

    芯片的光源

    这一篇笔记聊一聊芯片的光源问题。公众号里写了很多相关的专题,但是一直没有提及光源问题。在芯片上可以单片集成调制器、探测器等,并且性能优良,但是不能发光是材料的短板,没有较好的解决方案。 既然材料发光效率低,而III-V族材料可以自发光,很自然的想法是将两者结合起来,这也是目前主流的方案,也就是所谓的基混合集成激光器。 具体来说,可以细分为三种:第一种是flip-chip方案,直接将封装好的III-V激光器贴到芯片上;第二种是wafer/die bonding方案,将III-V的裸die贴合到芯片上,后续再对裸 Flip-chip方案 该方案将激光器LD直接倒装焊到芯片上,思路比较简单,工艺也比较成熟。但是该方案对贴装的精度要求比较高,时间成本较大,并且集成度不够高。 该方案是真正意义上的单片集成方案,潜力巨大。 以上是对基混合集成激光器的总结,当然还有一些其他方案,例如在中掺杂稀土元素,锗激光器等,这些方案大多不太成熟,处于研究阶段。

    4.2K20发布于 2020-08-13
  • 来自专栏硅光技术分享

    公司收购记

    最近一年来,多家公司被收购,这里小豆芽简单整理下,便于大家参考。 下表是被收购的光光模块公司的清单, ? 总结一下,有三点: 1) transceiver公司大都被通信设备商收购,例如Cisco, Huawei, Nokia等 2) 创业不易, 从创业到被收购,最短的也将近5年时间,最长的有近20年。 3)Cisco对光是真爱 下表是仿真软件和layout工具的收购清单, ? Lumerical软件可以算是设计的行业标准工具,之前看它和Cadence合作较多,没想到最后还是嫁给了Ansys。 除了transceiver和软件这两方面,相关的创业公司还有很多,包括Lidar,计算,生物传感等领域。

    1.3K30发布于 2020-08-13
  • 来自专栏硅光技术分享

    Acacia的技术

    Acacia公司在2009年成立,并于2016年上市,是领域的明星企业。它的主要产品包括DSP芯片、芯片,以及基于这两者的相干光收发模块。 ? Acacia相干模块的集成路结构如下图所示(OFC 2014), ? (图片来自文献1) 发送端和接收端都集成在同一个芯片上,芯片的尺寸为2.7 * 11.5mm^2, 主要的器件有:端面耦合器,偏振分束旋转器(PBSR),分束器,可变衰减器(VOA),载流子耗尽型调制器 (图片来自文献2) 在路中含有多个monitor PD, 用于监控光强进行反馈控制。基于该芯片,Acacia在2014年实现了100G的相干收发模块。 以上是对Acacia技术的简单介绍,如果有所遗漏,欢迎大家留言指出。另外,领域的下一个明日之星会是哪一家企业? ---- 参考文献: C.

    4.5K30发布于 2020-08-13
  • 来自专栏硅光技术分享

    Rockley的技术

    先前的笔记(工艺平台比较(更新)),小豆芽比较过不同的工艺平台 ,当时没有搜集到英国Rockley公司的相关资料。 最近Rockley在一篇IEEE的刊物上详细介绍了他们的技术,小豆芽这里简单梳理一下。 与一般的技术相比,Rockely采用的是3um厚的厚技术,而不是传统的220nm厚的波导。 4)可承受较大的功率 由于材料存在双光子吸收效应,波导中的功率不能太大。220nm厚的波导功率上限值为300mW (25dBm), 而3um厚的波导可承受10W的功率。 5)可与III-V芯片集成 由于InP光波导的模斑尺寸与3um厚波导尺寸接近,因而它们两者可以直接进行耦合,不需要设计额外的taper结构。 (图片来自文献1) 3um厚的光波导,无法通过设计的PN结结构,形成调制器。Rockley的方案是将III-V的电吸收调制器,通过flip-chip的方式,集成芯片上。

    3.2K20发布于 2020-08-13
  • 来自专栏硅光技术分享

    芯片与InP芯片比较

    探测器,但响应率小于InP探测器,两种体系各有利弊 4)InP体系最大的优势是可以片上集成激光器,虽然芯片目前也可以混合集成III-V族的激光器,但技术还不够成熟 以上是fab厂提供的数据,而最新的研究数据往往比这些值高出不少 总体说来,芯片和InP芯片各方面的性能相差不大,唯一的区别是InP可以单片集成激光器,而芯片需要混合集成InP材料作为激光器。 我们经常听到的优势之一是“成本低、与CMOS工艺兼容”。 因此,基于芯片的光收发器受到青睐。的机遇在200G或者更高?是否还存在其他应用领域,对成本的要求也比较高?基于芯片的传感器? 关于CMOS工艺兼容,需要补充说明的是传统的CMOS工艺线并不能直接生产芯片,而是需要做一些改动。 从长远角度看,集成是必然趋势。 但是现阶段相对于InP的优势并不明显,芯片还有许多问题需要解决。混合集成InP激光器是最为可行的解决激光器问题的方案。

    8.4K22发布于 2020-08-13
  • 来自专栏硅光技术分享

    工艺平台比较(更新)

    这篇笔记整理下现有的工艺平台,并进行相关比较。 MPW服务,上海微系统所也在搭建一个8寸的工艺线。 从上表中看出: 1)目前主流的芯片采用220nm的SOI, 只有Leti采用310nm厚的Si, VTT采用3um的厚工艺。 由于芯片目前的发展还处于初期阶段,不像集成电路,工程师只需在schematic层面上进行设计,不需要关心底层元器件的性能参数。随着产业的发展,系统的复杂性增加,应该也会有相似的技术分工。 流片厂负责底层器件的优化,用户只需使用这些PDK去搭建集成路即可。目前有产品的公司,大都拥有自己独立的工艺线。 文章中如果有任何错误和不严谨之处,还望大家不吝指出,欢迎大家留言讨论。

    5.8K40发布于 2020-08-13
  • 来自专栏硅光技术分享

    器件的ESD特性

    这篇笔记主要给大家介绍下IMEC对其光有源器件的ESD性能的表征。 ESD的全称是electrostatic discharge, 即静电放电。在芯片的生产制造运输过程中,芯片中会积累一定的静电。 其等效电路如下图所示, (图片来自https://www.rfwireless-world.com/Articles/ESD-basics-and-ESD-tester.html) 的有源器件本质上也是 但是似乎并没有文章系统讨论器件的ESD性能。IMEC近期发表了一篇器件自身ESD性能表征的文章,包括Ge探测器、EAM调制器以及微环调制器,如下图所示。 3) 器件的光学性能在ESD测试前后没有明显的变化 4) 金属heater会对器件的ESD性能产生影响 在实际产品中,往往会在器件附近并联一个反向二极管或者三极管作为ESD保护电路。 对于大规模集成路来说,可能会因为某几个有源器件ESD失效导致整个路无法正常工作。 文章中如果有任何错误和不严谨之处,还望大家不吝指出,欢迎大家留言讨论。

    2.2K30编辑于 2022-03-29
  • 来自专栏硅光技术分享

    3D 芯片

    这一篇笔记主要分享一篇的文献进展,个人觉得很有意思,High-Density Wafer-Scale 3-D Silicon-Photonic Integrated Circuits。 集成路(以下简称PIC)与集成电路(以下简称EIC)类似,都是在二维平面内做文章。为了进一步提高器件的集成度,人们提出了3D EIC的概念。 加州Davis分校研究组所提出的基于的3D PIC,整体结构如下, ? (图片来自文献1) 右图中的小方格是一个结构单元,每个cell由两层PIC芯片和一层EIC芯片构成。 几点看法: 目前2D 芯片的集成度其实还没有那么高,对器件密度提高的需求不是主要矛盾。虽然3D PIC的想法很好,有很好的前瞻性,但从应用需求和加工难度来看,还是实用性不够强。 PIC如何与EIC集成?后续做一下整理。 文章中如果有任何错误和不严谨之处,还望大家不吝指出,欢迎大家留言讨论。 ---- 参考文献: 1. Y.

    1.9K30发布于 2020-08-13
  • 来自专栏硅光技术分享

    基热相移器

    这一篇笔记聊一聊芯片上的热相移器(thermal phase shifter)。 材料的热系数为1.84e-4/K, 比二氧化硅、氮化硅等的热系数高一个量级。 基于的热效应,可设计热相移器、热开关等。由于加热过程的特征时间是ms量级,其不可用于信号的高速调制。 典型的热相移器结构有两种, 1. 采用TiN作为热源的热相移器,由于TiN距离波导较远,其插损较小,通常需要20-30mW实现π的相位变化。 2. 以轻掺杂的Si作为热源 本征的电阻率较大,轻掺杂后其电阻率降低,在其两端施加电压后产生热量,进而改变场的相位。该方案有两种典型的结构,第一种如下图所示, ? 以上是对中的热相移器的简单介绍,比较粗浅。虽然热相移器的调制速率不如电光效应快,但是其工艺简单、损耗小,可用于一些速率要求不高的应用场景。

    4.5K10发布于 2020-08-13
  • 来自专栏睐芯科技LightSense

    关于的几点想法

    一、关于未来1. Ai光通信需要更低功耗,更低时延。2. Ai光通信需要摩尔定律,每十八个月性能翻倍、成本减半。3. 很明显现有的模块技术无法实现上面两点要求。只有半导体技术才能达成摩尔定律。 过去10几年做(半导体)的,就算没有成先驱,也已半死。科学技术本身推动不了产业化,只有巨量的市场需求才能。AI光通信使用场景单一(产品单一),用量巨大,现在才是半导体的时机。 未来芯片互联是互连吗?2. Ayarlabs的芯片和测试3. 波导的损耗4.光子集成电路 Photonic Integrated Circuits (PICs):平台和应用前景

    28710编辑于 2024-07-24
  • 来自专栏硅光技术分享

    IBM的封装方案

    Intel与IBM在领域深耕了多年,Intel已经推出了基于的PSM4和CWDM4产品。目前IBM还没有相关的产品问世,但是经常可以看到其技术进展报道。 总体说来,IBM的封装方案主要分芯片的耦合和芯片间的组装两类,其中芯片的耦合封装方案又细分为两种:1)基于fiber array的组装方案,2)基于polymer波导的组装方案。 其中光纤阵列与MT头相连,芯片端面处刻蚀V型槽阵列,用于放置光纤阵列。 该方案中的聚合物波导充当单模光纤与波导之间的桥梁,从单模光纤耦合聚合物波导,再由聚合物耦入波导中。因而c位置处与f位置处的聚合物波导MFD需分别与单模光纤、波导的MFD匹配。 实验中,他们使用两颗芯片验证这一方案,两个芯片贴装后的耦合损耗为1.1dB。 IBM的这三个方案都利用了其工艺优势,在芯片上刻蚀一些凹槽结构,用于实现高精度的对准。

    2.9K31发布于 2020-08-13
  • 来自专栏硅光技术分享

    ChatGPT眼中的技术

    最近ChatGPT非常火爆,小豆芽试着和它就技术展开了一些问答。蹭下热点,看看它对技术的认识深度。以下是一些对话内容,供大家参考。 ChatGPT认为技术的主要优势有:集成度、成本、扩展性、带宽、功耗、可靠性和工作波长。这个回答非常到位,关于成本的优势,可能得具体分析,目前看来封装成本占比比较高。 ChatGPT认为,技术商业化落地的难点主要有5点:成本、复杂性、集成、可靠性和性能。 关于第三点,需要与电器件集成,这一点不太准确,虽然GlobalFoundries将的monolithic工艺推进到45nm节点,但是长久来看,芯片和电芯片分开制造是一个更好的选择,有利于发挥各自的性能优势 关于采用外置激光器还是集成激光器,ChatGPT的观点基本靠谱,集成光源方案体积小,但是功率较低,当然它也是可以实现多波长的输出。而外置光源功率大,需要精密的光学对准。

    1.4K40编辑于 2023-02-28
  • 来自专栏硅光技术分享

    TSMC的封装路线

    在这周的2021 HotChips会议上,台积电发布了最新的3D封装技术路线图,其中涉及到相关的新型异质集成封装(heterogeneous integration)技术,台积称之为COUPE。 ,业界有一部分企业在推进EIC-PIC单片集成(monolithic integration)的路线(参看GlobalFoundry的300mm光子工艺平台), 如下图左图所示,在同一个芯片上同时加工电器件与器件 此外,台积还报道了其两种耦合器的性能,光栅耦合器的耦合损耗为-1.03dB, 采用的一维切趾型光栅(apodized GC)。 台积没有报道其他的器件参数,但是其与Luxtera长期合作,Luxtera之前报道过相关参数,器件性能也是非常优异的。 简单整理一下,TSMC揭开了其封装的神秘面纱,采用了异质集成封装路线,电芯片和芯片放置在同一个基板上,通过wire bonding的方式互联,能效比与带宽得到了提高。

    2.6K30发布于 2021-09-18
  • 来自专栏硅光技术分享

    芯片的耦合封装

    这篇笔记整理下芯片的耦合封装方案。芯片的耦合器主要分端面耦合和光栅耦合两种,对应的封装方案可谓五花八门,这里选取一些典型的方案。 Intel选取了片上异质集成激光器的方案,因而不存在耦合封装这一问题。 1. 端面耦合 a) IBM方案 关于IBM的耦合封装方案,之前的笔记IBM的封装方案介绍过。 (图片来自文献1) 在芯片端面处进行刻蚀,形成V型槽阵列,用于放置光纤阵列。绿色小长方体是聚合物lid, 将其压在FA上,使得FA落入V型槽中。 另一种方案借助于聚合物波导,如下图所示,聚合物波导充当单模光纤与波导之间的桥梁,从单模光纤耦合进聚合物波导,再由聚合物波导耦入波导中。 ? Si柱,用于支撑DFB激光器,然后将DFB倒装到芯片上,如下图所示, ?

    9.8K75发布于 2020-08-13
  • 来自专栏硅光技术分享

    基于芯片的深度学习

    他们在芯片上,利用56个级联的Mach-Zehnder干涉仪,演示了两层结构的深度学习网络,并验证了对4个元音的识别,准确率为76.7%。 这篇文章将两个研究热点,(silicon photonics)和深度学习(deep learning)结合在一起,引起了很大的关注。 首先,我们来看一下深度学习是如何与集成路联系在一起的。 芯片,因为其较大折射率差,与CMOS工艺兼容,可片上集成Ge探测器、损耗低等优势,成为研究的一个热点(这个在以后的文章会展开讲)。 MIT研究小组正是基于芯片,设计了由很多组MZ干涉器形成的集成路,实现了光学深度学习。其中每个定向耦合器(directional coupler)的结构示意图如下, ? 我觉得,在后续的实验中,可以尝试将PD也集成到光学神经网络芯片上。片上集成Ge PD技术已经较为成熟,这样一块运算处理的芯片和一块控制的电芯片就可以实现整个神经网络算法。

    1.4K10发布于 2020-08-13
领券