- 综合排序
- 最热优先
- 最新优先
- 来自专栏图与推荐
【知识图谱系列】动态时序知识图谱EvolveGCN
本篇分享知识图谱落地时另一重要场景：动态时序知识图谱，下面先给出动态时序知识图谱的基本概念，方便还不熟悉的同学有一个更好的理解。 由于这种关系网络会随着时间推移，实体以及实体间的关系会不断变化，为了全面获取知识，搭建动态知识图谱，在知识图谱数据中加入时间维度，利用时序分析技术和图相似性技术，分析图谱结构随时间的变化和趋势，从而掌握到关键信息 比如金融动态知识图谱，学习到图谱间的时序信息便显得十分重要，本篇便介绍AAAI 2020的一篇解决动态图谱的模型EvolveGCN，EvolveGCN思路较为创新但不是目前SOTA的方案，之后会陆续分享 TGAT此类解决动态时序图谱的方案。 Motivation 在介绍EvolveGCN之前，对于动态时序图谱，试想一下：我们是不是可以对每个时刻t的图谱用GCN进行建模学习得到Node Embedding，再使用RNN将不同时刻的Node
5.6K32发布于 2020-12-29 - 来自专栏专知
【论文推荐】最新六篇知识图谱相关论文—全局关系嵌入、时序关系提取、对抗学习、远距离关系、时序知识图谱
【导读】专知内容组整理了最近六篇知识图谱（Knowledge Graph）相关文章，为大家进行介绍，欢迎查看! 1. 3.Improving Temporal Relation Extraction with a Globally Acquired Statistical Resource（利用全局获得的统计资源改善时序关系提取 0f06d52ab1185faaf2f85cfdc70f1c76 4.KBGAN: Adversarial Learning for Knowledge Graph Embeddings（KBGAN:基于对抗学习的知识图谱嵌入 d0062d1b0b884311f9141d9db22bb1c3 6.EventKG: A Multilingual Event-Centric Temporal Knowledge Graph（EventKG:一个多语言以事件为中心的时序知识图谱
1.3K30发布于 2018-06-05 - 来自专栏AI科技大本营的专栏
抗击新冠肺炎，如何进行实时动态时序图谱建模与分析？
使用技术 本文使用图特摩斯科技自研的国内首个时序图谱平台AbutionGraph作为技术支撑，主要技术突破点为：静态图+动态图+时序图+多维的存储形式。 与普通图存储的技术区别 在建模前，我们有必要先来理解一下多维、动态、时序这些在图谱存储中的新概念。 1）“一维”图谱和“多维”图谱的区别 一维图谱： ? 2）“静态”、“动态”及“时序”图谱的区别 假定场景：实时统计每个人之间的交易总金额。 1.静态图谱： ? 静态图谱+动态图谱是AbutionGraph特有形式，即可以保持历史数据不变，又可无需人为干预实时根据历史数据统计出指标。 4.时序图谱： ? 时序指标计算是动态图谱的特殊形式，即根据“事件”发生的时间线，使用划分的时间区间进行实时指标计算。 如场景～统计每个人之间每天的实时交易总金额、统计每周（统计区间）实时新增病患。 ?
1.1K10发布于 2020-02-24 - 来自专栏全栈程序员必看
uart 时序_8080接口时序
数据传送速率用波特率来表示， 指单位时间内载波参数变化的次数， 或每秒钟传送的二进制位数 如每秒钟传送240个字符， 而每个字符包含10位（1个起始位， 1个停止位， 8个数据位）， 这时的波特率为2400Bd 传输时序如下图 可以是1位、1.5位、2位的高电平 空闲位： 处于逻辑1状态， 表示当前线路上没有资料传送 uart接口的时序分析 1、串行数据的格式 异步串行数据的一般格式是：起始位+数据位+停止位， RS-485发送数据时的正确时序如图4所示。 图4 RS-485的正确发送数据时序 在图4中，发送控制信号的宽度基本与数据信号的宽度一致，所以能保证发送数据的正确和发送后及时转为接收。 图5 RS-485控制信号太短时的时序 图6 RS-485控制信号太长时的时序 在图5中，由于控制信号关闭过早，则第二个字节的后两位将发送错误；在图6中，由于控制信号关闭过迟，使485芯片在发送数据后
2K20编辑于 2022-10-05 - 来自专栏科学计算
FPGA时序约束理论篇之时序路径与时序模型
时序路径 典型的时序路径有4类，如下图所示，这4类路径可分为片间路径（标记①和标记③)和片内路径（标记②和标记④）。 ? 对于所有的时序路径，我们都要明确其起点和终点，这4类时序路径的起点和终点分别如下表。 ，也就是FPGA内部的时序逻辑。 时序模型 典型的时序模型如下图所示，一个完整的时序路径包括源时钟路径、数据路径和目的时钟路径，也可以表示为触发器+组合逻辑+触发器的模型。 ? 当系统稳定后，都会是positive skew的状态，但即便是positive skew，综合工具在计算时序时，也不会把多出来的Tskew算进去。 用下面这个图来表示时序关系就更加容易理解了。
1.6K40发布于 2020-06-30 - 来自专栏tea9的博客
时序图
时序图 时序图用于描述对象之间的传递消息的时间顺序, 即用例中的行为顺序. 当执行一个用例时, 时序图中的每条消息对应了一个类操作或者引起转换的触发事件. 对象: 时序图中对象使用矩形表示, 并且对象名称下有下划线. 将对象置于时序图的顶部说明在交互开始时对象就已经存在了. 如果对象的位置不在顶部, 表示对象是在交互的过程中被创建的. 表示时序图中的对象在一段生命周期内存在. 每个对象底部中心的位置都带有生命线. 消息: 两个对象之间的单路通信. 从发送方指向接收方. 在时序图中很少使用返回消息. Process On创建时序图 新建-UML LINKS processon ML建模之——时序图(待整理) UML系列——时序图（顺序图）sequence diagram 时序图、流程图、状态图、协作图之间的区别 画UML的用例图和时序图
1.3K10编辑于 2022-09-08 - 来自专栏全栈程序员必看
时序攻击
什么是时序攻击？ 在密码学中,时序攻击是一种侧信道攻击,攻击者试图通过分析加密算法的时间执行来推导出密码。 而使用 hash_equals 比较两个字符串，无论字符串是否相等，函数的时间消耗是恒定的，这样可以有效的防止时序攻击。
63820编辑于 2022-08-09 - 来自专栏随心笔记
时序攻击
什么是时序攻击？ 在密码学中,时序攻击是一种侧信道攻击,攻击者试图通过分析加密算法的时间执行来推导出密码。 而使用 hash_equals 比较两个字符串，无论字符串是否相等，函数的时间消耗是恒定的，这样可以有效的防止时序攻击。
31210编辑于 2023-11-13 禽畜健康“预警机”：基于时序知识图谱与物联网的疫病风险超前洞察系统
融合物联网（IoT）实时感知数据与专家历史经验，构建能理解时间演变、因果逻辑的时序知识图谱，正成为构建禽畜疾病智能预警与辅助决策系统的关键。 技术路径：构建“数据-知识-决策”的智能闭环针对上述痛点，武汉知识图谱科技提出一个基于“时序知识图谱+物联网+行业小模型”三位一体的禽畜疫病风险超前洞察系统。 2.时序知识图谱的构建：让知识“动”起来这是系统的“大脑”。不同于传统静态知识图谱仅描述“实体-关系”，时序知识图谱引入了时间维度。 4.风险预警与辅助决策的生成当实时物联网数据流注入时序知识图谱后，系统启动风险扫描：·模式匹配与风险识别：将实时数据（如“今日群体平均活动量下降15%”）与知识图谱中的“异常模式”进行匹配。 通过时序知识图谱连接过去与现在，通过物联网感知现实世界，通过行业小模型理解专业语境，我们最终构建的不仅是一套IT系统，更是一个能够不断学习、进化，为禽畜养殖业保驾护航的“智能免疫系统”。
15710编辑于 2026-03-04- 来自专栏百味科研芝士
HPA数据库更新脑图谱、血液图谱与代谢图谱
原来的HPA数据库主要包含组织图谱、细胞图谱与病理图谱，分别包含内容如下： 组织图谱： 某蛋白在机体不同组织脏器中的表达情况。 细胞图谱： 某蛋白在细胞内的定位情况，如核内、细胞膜上等。 病理图谱： 某蛋白在不同肿瘤中的表达情况。 最近，HPA数据库更新了脑图谱、血液图谱与代谢图谱，让我们一起来看看他们包含了哪些内容吧： 脑图谱 脑内最重要的功能单元就是神经元了，神经元的胞体和树突富含微观结合蛋白2 （MAP2），而轴突富含低分子量 可以看到血液图谱目前仅有RNA信息，没有蛋白信息。 ? ? ? ? 不同数据集中表达情况，可以发现该基因在所有白细胞中均表达。 ? 其余三类信息待补充。 代谢图谱 代谢图谱主要是手工整理了胞内的代谢通路，确定了各类代谢反应及其胞内定位，具体如下： ? 不同代谢通路，如组氨酸代谢和磷酸戊糖途径。 ? 胞内不同部位，如线粒体、胞浆、内质网、核内等。 ?
1.7K10发布于 2020-06-11 - 来自专栏全栈程序员必看
时序数据 mysql存储_【时序数据库】时序数据库介绍
1.基本概念 时序数据库(Time Series Database)是用于存储和管理时间序列数据的专业化数据库。时序数据库特别适用于物联网设备监控和互联网业务监控场景。 下面介绍下时序数据库的一些基本概念(不同的时序数据库称呼略有不同)。 1.1 度量(metric) 监测数据的指标，例如风力和温度。相当于关系型数据库中的table。 3.2 数据都是插入操作，基本没有更新删除操作 时序业务产生的数据很少有更新删除的操作，基于这样的事实，在时序数据库架构设计上会有很大的简化。 5.传统关系型数据库存储时序数据的问题 很多人可能认为在传统关系型数据库上加上时间戳一列就能作为时序数据库。数据量少的时候确实也没问题。 5.3 时序数据库需要解决以下几个问题： 时序数据的写入：如何支持每秒钟上千万上亿数据点的写入。 时序数据的读取：如何支持在秒级对上亿数据的分组聚合运算。 成本敏感：由海量数据存储带来的是成本问题。
5.4K10编辑于 2022-11-10 - 来自专栏根究FPGA
时序分析笔记系列（四）、系统时序题目分析
时序分析的核心就是分析寄存器与寄存器之间时钟与数据的相位关系！ 一、经典题目分析1 假设存在posetive clock skew为10ns，问最高电路电路频率？ Tskew的取值要使得所有路径的时序关系都满足，Tco=1,Th=1, 能容忍的最大posedge时钟偏斜，即DFF2的时钟滞后于DFF1的最大值，则正向考虑，考虑下图中的红色与绿色路径： ?
1.5K40发布于 2020-06-29 - 来自专栏全栈程序员必看
UML 时序图
概念 时序图（Sequence Diagram）描述了对象之间传递消息的时间顺序，用来表达用例中的行为顺序，是强调消息时间顺序的交互图。也就是说，时序图描述了类以及类间相互交换以完成期望行为的消息。 对象（Object） 对象代表时序图中的对象在交互中所扮演的角色。 时序图中对象的符号和对象图中对象所用的符号一样，都是使用矩形将对象名称包含起来，并且对象名称下有下划线，如下图所示： 将对象置于时序图的顶部意味着在交互开始的时候对象就已经存在了，如果对象的位置不在顶部 生命线是一个时间线，从时序图的顶部一直延伸到底部，所用的时间取决于交互持续的时间。 消息序列可以用两种图来表示：时序图和协作图（时序图强调消息的时间顺序，而协作图强调交换消息的对象间的关系）。
2K20编辑于 2022-07-04 - 来自专栏数字芯片
静态时序分析
相对于动态仿真方法，静态时序分析方法要快很多，而且它能够验证所有的门级电路设计的时序关系。 静态时序分析最大的特点是不需要加入输入测试向量，每一个时序路径都自动被检测到。 report_constraint -all_violators 检查时序冲突和修正冲突 由于静态时序工具把整个设计电路打散成时序路径，分析不同路径的时序信息，得到建立时间和保持时间的计算结果。 统计静态时序分析 静态时序分析很久以来都被看作是百万门级芯片时序分析的基本方法及设计完成的检验。 统计静态时序分析的概念 在静态时序分析中，信号的到达时间和门延迟都是确定的数值。 统计静态时序分析的步骤 首先，要有用于统计静态时序分析的标准单元库。 通过统计静态时序分析，找出合适的时序窗（Timing Window），在此窗中，良率可以达到最高。
1.6K20编辑于 2022-12-18 - 来自专栏曾大稳的博客
bindService时序图
?
1.1K10发布于 2018-09-11 时序数据基础：什么是时序数据？
时序数据，即时间序列数据（Time-Series Data），它们是一组按照时间发生先后顺序进行排列的序列数据。日常生活中，设备、传感器采集的数据就是时序数据，证券交易的记录也是时序数据。 因此时序数据的处理并不陌生，特别在是工业自动化以及证券金融行业，专业的时序数据处理软件早已存在，比如工业领域的 PI System 以及金融行业的 KDB。 假设中国有 2 亿车辆联网，它们每天将产生总计 2000 亿条甚至更多的时序数据。 由于数据量指数级的增长，而且对分析和实时计算的需求越来越多，特别是在人工智能的时代，传统的时序数据处理工具难以满足需求，对每天高达 10TB 级别的海量时序大数据如何进行实时的存储、分析和计算，成为一个技术挑战 ，因此海量时序大数据的高效处理在过去的十年获得全球工业界的高度关注。
43810编辑于 2025-09-28- 来自专栏贺贺的前端工程师之路
学习图谱
学习，不是罗列知识点，而是要学。你不需要把所有东西都列出来，你只需要想清楚自己现阶段的学习就好，慢慢学习，慢慢进步。
58410发布于 2020-04-24 - 来自专栏专栏了呢
IT开发图谱
文章有字数限制，看来必须要到140才行呀，可是我只是想试试并没有打算写那么多字呀，你这么要求让我很为难呀，作为用户我有权利强烈谴责你们。收到谴责信号请立即取消140个字的限制。真是好难受呀，实在是没啥好写的，写点儿啥呢，我真的只是想体验一下这个编辑功能的效果，你们却苦苦相逼让我写下这么多字，感觉脑仁儿都葛优躺了。就不能把字数限制的再小一点吗，比如十个字二十个字哪怕就是二十一个字，我也没啥好说的。你说一百四十个字这让人怎么写的出来呀，尤其对于没有打算写点儿什么的人来说，实在是太难了。。。。我K居然写了这么多了，我试试看能不能发布哈，要是没有接着写那就是够了，我去try了
53500发布于 2019-04-02 - 来自专栏数字芯片实验室
静态时序分析及setup&hold时序违例修复
STA用于分析设计中的所有时序路径是否都时序收敛，其不需要输入激励。对于数字芯片设计工程师，必须要了解不同的时序路径和相关的STA概念。 ? 因此，必须通过时序分析工具Synopsys PT找出并解决设计中的时序违例问题。 Frequency Calculations 如下图所示，触发器（reg1）的时序参数为tpff1和tsu1，触发器（reg2）的时序参数为tpff2和tsu2。 这些时序参数可以用于确定该设计的最大工作频率。 ? 时序路径从寄存器时钟端口或input端口开始，称为Start point。 时序路径终止于寄存器数据端口或output端口，称为Endpoint。
4.3K20发布于 2020-06-11 - 来自专栏曾大稳的博客
startActivity时序图
lauchModle 检测: ActivityStarter.startActivityUnchecked()
1.2K30发布于 2018-09-11
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号