- 综合排序
- 最热优先
- 最新优先
- 来自专栏数字芯片
IC设计基础 | 数字IC设计经典笔试题
本文总结了数字IC设计公司的经典笔试题目-IC设计基础知识 引言 近年来，国内的IC设计公司逐渐增多，IC公司对人才的要求也不断提高，不仅反映在对相关项目经验的要求，更体现在专业笔试题目难度的增加和广度的延伸 为参加数字IC设计公司的笔试做准备，我们需要提前熟悉那些在笔试中出现的经典题目。 IC设计基础 1.什么是同步逻辑和异步逻辑？ 同步逻辑是时钟之间有固定的因果关系。 14.IC设计中同步复位与异步复位的区别？ 同步复位在时钟沿变化时，完成复位动作。异步复位不管时钟，只要复位信号满足条件，就完成复位动作。 每节课短短几分钟十几分钟，短小精悍，课程文档也写得很清楚，而且可以试听部分课程，推荐给验证方向的同学们~ 适用人群 在校大学生 在职数字IC设计和验证人员 跨行业转数字验证人员授课导师： 程序员Marshall ，东南大学，5年行业经验，已完成多款芯片验证并成功流片，主要方向为SoC系统级功能验证、DSP核心验证等工作； 报名后，向导师报数字ICer，可享受100元专属粉丝优惠：
1.9K20编辑于 2022-09-19 - 来自专栏数字芯片
数字IC设计经典笔试题之【IC设计基础】
摘要 本文搜集了近年来数字IC设计公司的经典笔试题目，IC设计基础知识。 引言 近年来，国内的IC设计公司逐渐增多，IC公司对人才的要求也不断提高，不仅反映在对相关项目经验的要求，更体现在专业笔试题目难度的增加和广度的延伸。 为参加数字IC设计公司的笔试做准备，我们需要提前熟悉那些在笔试中出现的经典题目。 IC设计基础 1：什么是同步逻辑和异步逻辑？ 同步逻辑是时钟之间有固定的因果关系。 10：寄生效应在IC设计中怎样加以克服和利用（这是我的理解，原题好像是说，IC设计过 程中将寄生效应的怎样反馈影响设计师的设计方案）？ 它不需要输入向量就能穷尽所有的路径，且运行速度很快、占用内存较少，不仅可以对芯片设计进行全面的时序功能检查，而且还可利用时序分析的结果来优化设计，因此静态时序分析已经越来越多地被用到数字集成电路设计的验证中
1.6K10发布于 2020-07-20 - 来自专栏FPGA探索者
FPGA、数字IC系列（1）——乐鑫科技2021数字IC提前批笔试（上）
整理乐鑫科技2021届招聘的数字IC提前批笔试题，并做了部分答案和解析，有问题的地方欢迎一起探讨。 一批IC样品在测试中发现有setup或者hold时序问题 现取A B.
1.3K20发布于 2021-03-15 - 来自专栏FPGA探索者
FPGA、数字IC系列（1）——乐鑫科技2021数字IC提前批笔试（下）
一批IC样品在测试中发现有setup或者hold时序问题 现取A B. 选择题部分： 单选和多选部分——乐鑫科技2021数字IC提前批笔试（上） FPGA探索者，公众号：FPGA探索者FPGA、数字IC系列（1）——乐鑫科技2021数字IC提前批笔试（上） 欢迎关注。
1.4K10发布于 2021-03-15 - 来自专栏FPGA探索者
数字IC设计知识结构
一、IC 定义 IC就是半导体元件产品的统称，IC按功能可分为：数字IC、模拟IC、微波IC及其他IC。 数字IC就是传递、加工、处理数字信号的IC，是近年来应用最广、发展最快的IC品种，可分为通用数字IC和专用数字IC。 通用IC：是指那些用户多、使用领域广泛、标准型的电路，如存储器（DRAM）、微处理器（MPU）及微控制器（MCU）等，反映了数字IC的现状和水平。 1．IC制造商（IDM）自行设计，由自己的生产线加工、封装，测试后的成品芯片自行销售。 2．IC设计公司（Fabless）与标准工艺加工线（Foundry）相结合的方式。 三、数字IC设计全流程 ?
2.6K31发布于 2021-07-09 - 来自专栏数字芯片
2021 数字IC面经总结
本人四非本硕科班出身，秋招投递芯片的数字设计岗位，本科两个省赛，一个市级项目，一年的FPGA逻辑设计工作经验（猜对了就是9106福报），研究生两年数字IC设计的实习经验，自学了UVM和SV，在一家标准的 因为结合自己的专业和实习，当一名有FPGA经验的芯片设计工程师比较适合目前的我，所以主要投递2021届最卷的数字IC设计岗。 08 兆芯 上海数字IC设计岗位，两轮技术面加一轮HR面，技术面都是问的差不多，问基础问项目手撕代码，这是第一家问了我职业规划的公司，挺新颖的，面试过程中会出各种题但不会为难你，引导你的思路达到他想要的结果 09 豪威科技 上海数字IC设计岗位，两轮技术面试加一轮HR面，全是电话面试没有见到过面试官，不提前说面试的时间直接打电话过来直接面的那种，搞得我二面有点措手不及，蹲在商城角落的星巴克面的。 11 澜起科技 昆山数字IC设计岗位，津逮CPU的方向，两轮技术面，年前面一轮，年后第二轮，其他问题都还好，后来问了AMBA总线，我说不会，DMA我也没用过，然后就要了另外一名幸运的小伙纸。
4.2K52发布于 2021-05-20 - 来自专栏摸鱼范式
【白嫖IC设计课程】数字IC_FPGA设计入门
作者简介 杨宇翔 2006年成都电子科技大学毕业；数字电路前端设计从业14年；前Verisilicon Senior Staff Engineer；主要做视频IP设计（H.264/H.265编解码器设计 数字IC/FPGA设计架构课 https://ke.qq.com/course/3293846 第一讲免费 ? 数字IC_FPGA设计入门 免费慕课 https://www.iccollege.cn/portal/courseDetail/376.mooc ?
2K20发布于 2021-04-07 - 来自专栏数字芯片实验室
数字IC验证系列之objection mechanism
UVM中，component的task phase是消耗仿真时间的，各个components的task phase之间需要完成同步。只有在所有components的相同task phase结束之后，才能进入下一个task phase。
88120发布于 2020-06-12 - 来自专栏数字IC小站
【004】数字IC笔面试常见题
本期题目 异步复位同步释放怎么做；请画图和写代码解释； 奇数分频；偶数分频； 小数分频； 上期答案 【003】数字IC笔面试常见题 同步电路的意思就是来自同一个时钟，宽松的定义是来自同一个时钟源的不同时钟
49810编辑于 2022-08-26 - 来自专栏数字IC小站
【010】数字IC笔面试常见题
本期考点 最近忙着毕业，文章写得粗糙，没有配合图，所以暂停更新这个计划，搞完毕设再更~ 上期答案 【009】数字IC笔面试常见题 //Synchronous module Sync_Pulse(
34120编辑于 2022-08-26 - 来自专栏数字芯片
数字IC设计 | 入门到放弃指南
数字IC设计技能树： 数字IC设计技能树 1.语言 主流的Verilog、VHDL Verilog语言与软件语言最大的区别就是，因为它是用于描述电路的，因此它的写法是非常固定的，因为电路的变化是非常有限的 而对于那些只想做IC设计的同学而言，SystemVerilog同样也是值得学习的。 很多顶级的IC设计公司内部都开始使用SystemVerilog进行RTL设计了。 -> Perl在IC中的应用 脚本语言：Tcl 在IC设计这个领域中，Tcl是一门非常常见的语言。可以用于描述时序和管脚约束文件，UPF信息，也可以用来搭建简单的工作平台。 ，检查电路是否存在建立时间（setup time）和保持时间（hold time）的违例（violation），一个寄存器出现这两个时序违例时，是没有办法正确采样数据和输出数据的，所以以寄存器为基础的数字芯片功能肯定会出现问题
3.2K33编辑于 2022-04-06 - 来自专栏数字芯片实验室
数字IC验证系列之factory &create
在UVM中，我们不应该一直使用new()构造新的components和transactions，而应该从某个查找表中申请创建新的components和transactions，这种创建方式称为factory机制。
79651发布于 2020-06-09 - 来自专栏摸鱼范式
数字IC设计验证-秋招指南
自己的专业，本科院校，硕士院校都要写清楚，如果觉得自己学校名气不够但是确实是一个211/985，推荐大家直接注明9885，IC这边就是这么真实。 如果你有专利和论文，无论是不是IC、FPGA相关的，我都建议你写上，这是你能力的一个证明 在描述自己的专业技能时，使用三个关键词对掌握程度进行区分：了解，熟悉，精通。 快来加入IC交流群吧！微信QQ都有 笔试经验 笔试题有一些资料也放在QQ群了，有需要的同学加群下载就行，我就讲讲笔试的注意事项。 专业笔试的话，没啥不好意思的，准备两台手机，一台用来扫码锁定，另一台上群交流，很多人都这样，不过以IC这边的笔试难度，交不交流都差不多，难度不会太高，基础扎实的都不怕。 最后有一点一定要注意，很多同学的意向岗位是IC验证，但是公司不一定有单独的验证岗位，比如VIVO、OPPO、乐鑫有专门验证岗位，而联发科、中兴、华为只有IC开发工程师，所以在自我介绍的最后，强调自己对于
1.8K21发布于 2021-05-11 - 来自专栏数字IC小站
【005】数字IC笔面试常见题
本期考点 数字电路中为什么大部分情况下避免使用latch？ 现在EDA工具这么高级，为什么还需要FPGA做验证？ 上期答案 【004】数字IC笔面试常见题 如图第一个方框内是异步复位和同步释放电路。有两个D触发器构成。第一级D触发器的输入时VCC，第二级触发器输出是可以异步复位，同步释放后的复位信号。 因为没办法用计数器表示0.7这种数字，所以就用一个等效的概念来进行8.7分频，原时钟87个周期的总时间等于分频后的时钟10个周期的总时间； 先做3次8分频得到时钟周期数是24，再做7次9（8加1）分频得到时钟周期数
52310编辑于 2022-08-26 - 来自专栏数字IC小站
【009】数字IC笔面试常见题
上期答案 【008】数字IC笔面试常见题 关于二进制转格雷码，其法则是保留二进制码的最高位作为格雷码的最高位，而次高位格雷码为二进制码的高位与次高位相异或，而格雷码其余各位与次高位的求法相类似。
25710编辑于 2022-08-26 - 来自专栏数字IC小站
【001】数字IC笔面试常见题
什么是建立时间？建立时间违例怎么解决？建立时间可能为负数吗？延迟和抖动对其分别有什么影响？ 什么是保持时间？保持时间违例怎么解决？保持时间可能为负数吗？为什么存在保持时间违例？延迟和抖动对其分别有什么影响？ 什么是传播延迟？传播延迟可能为负数吗？ 请举例说明上述情况~
25710编辑于 2022-08-26 - 来自专栏数字IC小站
【007】数字IC笔面试常见题
上期答案 【006】数字IC笔面试常见题 功耗的来源分为个部分，分别是动态功耗，直通功耗，以及静态功耗。 后台回复数字“002”可获取低功耗设计的资料，资料较为完整。
40720编辑于 2022-08-26 - 来自专栏数字芯片实验室
数字IC设计之APB实例解析
文章共1433字，阐述了AMBA APB协议读写信号状态机转换，以及用一个示例展示了APB协议的读写寄存器。通过和这几个寄存器交互，设计者可以将自定义的模块挂接到基于AMBA总线的SoC系统中。
2.9K30发布于 2020-06-11 - 来自专栏数字IC小站
【008】数字IC笔面试常见题
本期考点 异步FIFO的框图，组成部分； 格雷码与二进制怎么转换，代码； 上期答案 【007】数字IC笔面试常见题 STA即为静态时序分析，采用穷尽分析方法来提取出整个电路存在的所有时序路径，计算信号在这些路径上的传播延时 因此静态时序分析已经越来越多地被用到数字集成电路设计的验证中。 缺点： 1.静态时序分析只能对同步电路进行分析，而不能对异步电路进行时序分析。 2.不能验证设计的功能 3.不能自动识别特殊路径。
38910编辑于 2022-08-26 - 来自专栏数字IC小站
【002】数字IC笔面试常见题
上期答案 【001】数字IC笔面试常见题 建立时间是指触发器的时钟信号上升沿到来之前，数据保持稳定不变的时间；保持时间是指触发器的时钟信号上升沿到来之后，数据保持稳定不变的时间; jitter对两个时序都是有害的 Tco: DFF1触发器从D端到Q端的时延 Tcomb : 数据信号经过组合逻辑电路的延时 建立时间违例解决方法： 调整上述公式中的变量：Tclk， Tcomb，Tskew - 增大Tclk,就是降低数字系统的工作频率 -减少Tcomb： 从数字电路逻辑功能设计的角度看 在组合电路之间插入寄存器，增加流水线（pipeline）； 在不改变逻辑功能的前提下，对组合逻辑电路进行优化； 减少扇出或者负载； 从数字物理版图实现的角度看
67710编辑于 2022-08-26
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号