- 综合排序
- 最热优先
- 最新优先
- 来自专栏数字积木
ModelSim 使用【四】ModelSim手动仿真
【注】本文为系列教程，使用同一个仿真代码，关注公众号“数字积木”，对话框回复“ modelsim_prj ”,即可获得。这是系列第四篇。 4.1 新建仿真工程 在开始动手仿真之前，首先，我们需要创建一个文件夹用来放置我们的 ModelSim 仿真工程文件，这里我们就在之前创建的 Quartus 工程目录下的 simulation 文件夹中创建一个 manual_modelsim 文件夹创建好以后，我们还需要将已经编写好的Verilog 仿真文件和 Testbench 仿真文件添加至我们的 manual_modelsim 文件夹中，这里我们就将自动仿真时用到的 包含警告的编译通过是一种比较特殊的状态，表示被编译的文件没有明显的语法错误，但是可能包含一些影响最终输出结果的因素。 首先介绍 Design 标签，该标签内居中的部分是 Modelsim 中包含的全部库，可展开看到库中包含的设计单元，这些库和单元是为了仿真提供选择的，使用者可以选择需要进行仿真的设计单元开始仿真，被选中的仿真单元的名字就会出现在下方的
2.9K40发布于 2021-04-15 - 来自专栏数字积木
ModelSim 使用【六】modelsim手动时序仿真
【注】本文为系列教程，使用同一个仿真代码，关注公众号“数字积木”，对话框回复“ modelsim_prj ”,即可获得。这是系列第六篇。 通过该图，我们可以看出，这个工程是我们之前做功能仿真的工程，当我们关闭 ModelSim之后，我们再次打开 ModelSim 这个软件，它会自动记录上一个我们使用的工程并打开。 接下来我们进行代码全编译，编译完成后，我们在 ModelSim 的菜单栏中找到【Simulate】→【StartSimulation...】按钮并点击打开，我们打开 Libraries 标签，将仿真库添加至配置仿真环境中 如果不知道需要选择哪个库，我们可以先直接运行仿真，这时候 ModelSim 控制窗口中会提示错误信息，我们根据错误信息便能够分析出我们需要的库名，然后我们再重复上述步骤添加完了仿真库，接下来我们在 SDF 在该页面中，我们点击【OK】就可以开始进行时序仿真了，到了这里，后面的工作就和我们的功能仿真是一样的了。至此，我们 ModelSim 软件的使用就讲解完了。 欢迎关注，更精彩的内容等着你！
1.2K20发布于 2021-04-15 - 来自专栏OpenFPGA
Vivado联合modelsim仿真
之前有分享过《modelsim se 2019.2安装教程》及《vivado2018 中使用modelsim联合仿真》，今天就带来Vivado与Modesim联合仿真的一些注意点。 ModelsIm是FPGA仿真中最常见的软件之一。可以单独利用Modelsim来仿真或者通过开发工具调用来联合仿真。至于用哪一种方法呢？ 与单独用Modelsim建立工程仿真相比，联调仿真一般在仿真是所需要调用的库，软件会自动分析，不需要自己筛选仿真所需的库文件，且不容易出错。 1.仿真前具体设置 利用vivado先编译好modelsim仿真所需要的库。存放在某个文件夹中，方便以后调用。我的习惯一般将库放到modelsim的安装目录下，新建一个文件夹来存放新编译的库。 修改modelsim.ini文件，将库添加到modelsim的启动中。具体做法在介绍modelsim仿真一文有详细说明，这里不展开。 接Vivado的相关设置。
2K30发布于 2020-07-06 - 来自专栏电子狂人
Modelsim的仿真之路（基础仿真流程）
前言 缓了一段时间，该接着开始系列记录了，这一次将开始ModelSim的仿真之路，对于学FPGA或者从业于该行业的人来说，仿真是必不可免的一件事，而仿真的工具也不少，不过感觉ModelSim推荐的指数要高很多 ，或许和它优化的能力有关吧~ ~Show Time~ 仿真前夕 在ModelSim中对一个设计进行仿真有几种模式，基本的仿真、工程形式的仿真，还有使用多个库进行仿真，逐个进行介绍下使用步骤； 一：基础仿真步骤 ~ 4、对仿真结果进行Debug Debug就是在仿真的时候，如果发现结果不是你想要的，就一步步调试了，当然，是可以借用工具滴！ 二：工程形式的仿真步骤： 1、创建工程 2、添加设计文件到工程 3、编译设计文件 4、载入且运行仿真 5、对仿真结果进行Debug 可以看出来，工程形式的仿真和基础仿真很相似，多了个工程来对设计文件进行管理 （比如Vivado编译的库，然后在ModelSim里使用） 多个库的使用步骤再简单总结下 1、创建工程 2、添加激励文件到工程 3、编译设计文件 4、链接资源库 5、载入且运行仿真 6、对仿真结果进行Debug
3.3K20发布于 2021-11-04 - 来自专栏FPGA开源工作室
modelsim常用仿真小技巧
Modesim 常用仿真小技巧 1 信号归类 选中需要归类的信号，右击选择group,然后命名 取消group，右击group名，然后选择Ungroup ? 2 信号测量 有时我们需要测量modelsim仿真出来的某一段波形的仿真时长，直接使用鼠标拖拽标线不容易准确到达信号的上升沿或者下降沿。
1.9K40发布于 2021-07-30 - 来自专栏电子狂人
Modelsim的仿真之路（仿真工程的使用）
前言 上一篇介绍了基础仿真的流程，本篇将以工程的形式来介绍ModelSim的仿真使用，工程一般由：根目录+源码+work库+资源库+仿真设置+元数据组成，其中元数据就是工程的一些设置数据，会以一个 .mpf ，如果代码出问题了，就是个红色的X，这时候就有根据Transcript 的信息去改代码了，跳到Library的窗口，从原本empty的状态变为了一个带 + 号的状态 点开 + 号，可以看到两个编译的结果 修改它，将其放置在Source层，然后OK 重复上述操作，将tcounter.v放入testbench文件夹下，这时的效果如下 会发现状态又变成了问号，这是因为改变了文件的位置，工程已经不知道编译结果是否依然有效 然后在Transcript 窗口可以看到仿真的命令和之前的有了一些不同，是按照刚刚的设置启动了仿真 结束 本篇关于仿真工程的使用就介绍到这了，如果工程未关闭，下次启动modelsim时，则会自动打开该工程 本篇涉及到的代码就直接回复下方关键字获取，之后的Modelsim使用到的源码打算都用这个关键字回复。
3.1K50发布于 2021-11-04 - 来自专栏网络交换FPGA
如何用ModelSim 独立仿真ISE的仿真工程
鉴于以上的诸多不便，最近跟曾磊一起研究了一下，找到了一种较为合适的方法，可以把联合仿真很方便的转换为用ModelSim的单独仿真。就可以有效的避免上述问题。 在ise的工程目录下，注意是工程目录下，找到跟顶层cut_through_top_tb相关的以下三个文件，拷贝只新建的modelsim仿真工程目录下。 ? 6、添加波形信号，run，就能看到仿真波形了。 ? 遇到的问题 1、用ISE调用modelsim仿真可能出现这个问题： ? 打开ISE工程，右击SimulateBehavioral Model ? 将路径改为ISE的库文件所在目录，然后就可以仿真了。 ? 2、如果出现下图的问题，则把modelsim安装路径里的modelsim.ini拷贝到工程目录下就能解决。 ? ，但仍然存在一些问题，比如在project界面下不能看到工程里的每个文件等，后续我们会进一步改进，以及会陆续给出vivado环境下如何用modelsim进行单独仿真的方法。
2.1K21发布于 2019-10-29 - 来自专栏电子狂人
Vivado与ModelSim的联合仿真
Vivado自带的仿真，个人觉得跑一些小模块的仿真还是可以的，不过跑大的仿真系统，容易无体验感，建议用第三方工具，这边就直接对ModelSim下手了，接下来介绍下这两者联合仿真的操作。 c的版本，不然编译结果会因为版本不匹配出问题） ModelSim的安装路径换成16.c版本的位置，库路径也设置好对应的位置，然后就可以OK保存并关闭了 接着在菜单栏中选 Tools > Compile Simulation Libraries 设置项里选好仿真器（此处为ModelSim）,编译后的仿真库放置路径（就填上面设置的那个新的仿真库路径），ModelSim程序的路径，IP核编译那项别取消了 结果出来了，检查下结果....... ，检查无误就可以点OK，开始后面的了 直接运行仿真 过一小会儿，Modelsim就被Vivado调用了，观察窗口的输出，正常无误 接着运行100us的仿真 也能正常运行，联合仿真OK~~ 最后补一点
1.8K50发布于 2021-11-04 Vivado与ModelSim的联合仿真
然后准备编译仿真库，打开Vivado，先打开Settings的仿真器配置 （注：我因为装过多个版本，仿真器要换成最16.c的版本，不然编译结果会因为版本不匹配出问题） ModelSim的安装路径换成16 ，然后点Compile就可以开始慢慢等编译结果了。 结果出来了，检查下结果....... ，然后对打开Settings，因为创建的工程默认是用的自带的仿真配置，所以需要改下仿真设置，首先将 Target simulator 改为 ModelSim Simulator，其次仿真库的位置也需要检查下是不是刚刚编译好的库对应的路径 ，检查无误就可以点OK，开始后面的了 直接运行仿真 过一小会儿，Modelsim就被Vivado调用了，观察窗口的输出，正常无误 接着运行100us的仿真 也能正常运行，联合仿真OK~~ 最后补一点，假如自己不想编译库
18710编辑于 2026-03-23- 来自专栏数字积木
ModelSim 使用【五】利用Quartus时序仿真
【注】本文为系列教程，使用同一个仿真代码，关注公众号“数字积木”，对话框回复“ modelsim_prj ”,即可获得。这是系列第五篇。 完成了功能仿真，接下来我们就来看看时序仿真是如何操作的，我们还是回到 Quartus II 软 件界面中，在 Quartus II 软件界面中，首先，我们需要全编译一下我们的工程，这时我们打开工程下的 Simulation/modelsim 文件夹，如图 ? 在该页面中我们可以看到很多文件，有我们功能仿真生成的文件，还有我们时序仿真要用到的.vo 文件(网表文件)和.sdo 文件（时延文件），有了这些文件，我们才能进行时序仿真。 至此，我们完成了时序仿真。 欢迎关注，更精彩的内容等着你！
2.4K40发布于 2021-04-15 - 来自专栏电子狂人
Modelsim的仿真之路（Memory小技能）
续上 许久没更新了，间歇性来写写，还是继续Modelsim中关于内存的操作，涉及的文件可在文末自行获取，本篇对应memory的文件夹。 命令行示例 #依次进行即可，路径对应自己的 cd E:/Soft_File/Sim_File/memory vlog *.v 库里面出现work库，且包含以下编译后的内容 双击ram_tb载入仿真 ，并选择Memory List的窗口 双击spram1对应的mem，会直接在右窗口加载mem中的地址与值，由于还没启动仿真，所以这时还是未知态 点击运行的图标，或者命令行：run -all，仿真在$ Properties 出现的窗口可以对显示做设置，把地址改成10进制显示，数据改为无符号十进制，每行只显示1个值（千万别把words看成word的了，和字长啥的没关系） 设置好后，OK就会出现显示地址递增对应数据的结果
1.1K21编辑于 2022-11-23 - 来自专栏数字积木
ModelSim 使用【二】联合Quarus自动仿真
【注】本文为系列教程，使用同一个仿真代码，关注公众号“数字积木”，对话框回复“ modelsim_prj ”,即可获得。这是系列第二篇。 3 ModelSim工程实战之自动仿真 说完了 ModelSim 的使用流程，接下来我们将会对每个流程进行详细的操作演示，一步步、手把手带领大家学习使用 ModelSim 软件。 首先我们讲解的 ModelSim 自动仿真，所谓自动仿真，其实是在 Quartus II 中调用 ModelSim 软件来进行仿真，在调用过程中，Quartus II 会帮我们完成 ModelSim 中的所有操作 ，我们只需要分析最后的仿真结果。 还记得我们之前创建工程的时候，由于在 Quartus II 软件中我们没有用到仿真，所以我们将这里设置成了“None”，现在我们需要用到仿真工具了，我们需要在这里将 Simulation 设置成“ModelSim-Altera
3.9K20发布于 2021-04-15 - 来自专栏FPGA技术江湖
如何在ModelSim中添加Xilinx仿真库
今天给大侠带来在FPGA设计应用中如何在ModelSim中添加Xilinx仿真库，话不多说，上货。 ? 2、选定ModelSim的版本，以及指定ModelSim的安装路径。 ? 3、选择Both VHDL and Verilog。 ? 4、选择支持哪些系列的芯片，看自己需要增减。 ? 8、右键打开modelsim目录下的modelsim.ini文件，先将其“只读”属性去掉。然后用记事本打开。在[Library]下面添加如下代码，即之前编译好的Xilinx库的路径。 unimacro = D:/softwares/modelsim/xilinx_lib/unimacro unimacro_ver = D:/softwares/modelsim/xilinx_lib 9、再次打开ModelSim，即可以看到Xilinx的库已经默认出现在了库列表里。以后仿真Xilinx的IP核时，就不用每次都添加库了。 ?
7K30发布于 2020-12-30 - 来自专栏瓜大三哥
ModelSim的安装、破解、使用（缩放算法仿真）
Modelsim是一款专业仿真软件，有se、de、pe等多个版本，拥有操作简单、编译速度更快、效率更高的特点，小编为大家整理了软件的安装和破解教程。 安装 Modelsim下载地址 ModelSim 百度网盘链接：https://pan.baidu.com/s/1bYQ3592Kx9nO8GHyJit9PA提取码：rxos 注意事项：安装路径可自行设置 ，但不要出现汉字 1、运行“Modelsim SE 10.4”安装程序 ? work的选项，点开可以看到设计和仿真的.v文件），work文件夹里面包含此次工程编译库的信息；用modelsim打开的是.mpf文件，也就是.mpf是modelsim的工程文件。 Scaler算法仿真下载地址 ModelSim 百度网盘链接：https://pan.baidu.com/s/1h4qER4IV2NIg9l9u24q_kQ提取码：679c
22.9K41发布于 2020-05-08 - 来自专栏网络交换FPGA
用Modelsim独立仿真带Vivado IP核的仿真工程
昨天介绍了用ModlSim独立仿真带ISE IP核的仿真工程，今天介绍用ModelSim独立仿真带Vivado IP核的仿真工程。整体步骤基本一样，只是do文件分成了两个文件。 使用工具Vivado2017.2 && Modelsim 10.5。 操作步骤 1、找到Vivado调用Modelsim仿真时自动产生的仿真文件，如下图红线所示。 ? 3、将所需的仿真文件复制到新文件夹中。 ? 4、将两个.do文件的内容合并成一个文件。 5、打开modelsim,新建工程，在Project_location选步骤3新建的文件夹，Copy_SettingsFrom选择该文件夹下的modelsim.ini文件，然后点击OK. ? 9、在波形界面进行仿真，第一次运行出现下图所示界面，点击否(这个界面可能多次弹出，点否就行了)。 ? 10、再进行仿真，即可得到波形图 ?
4.1K21发布于 2019-10-29 - 来自专栏电子狂人
Modelsim的仿真之路（激励文件“逆”生成）
前序 对于激励文件，我常用的是直接手写，最初学这个的时候，好像是用的Quartus里的那个Modelsim-Altera的工具去弄了下图形化编辑去制作约束，现在讲到这ModelSim了，也就再捡点来折腾下 ~Show Time~ 编译文件 其他的就不多回忆了，直接开正题吧，一如既往，把待用的文件准备好，这次就只需要一个counter.v的文件，然后把ModelSim的当前路径切换到你文件所放的路径，接着在脚本窗口敲 ： vlib work 再把文件编译一下： vlog counter.v 在菜单栏里 Simulate => Start Simulation，弹出来的窗口把文件选好准备进仿真界面； 产生激励信号 ，发现数据出来了~ 退出仿真 Testbench测试 准备用刚刚导出的激励文件来进行仿真测试，先把它编译到工作库里 vlog export_tb.v 然后运行仿真 把信号添加到Wave里作观察，并运行 1000ns的仿真 add wave * run 1000ns 可以看到仿真按激励进行~ 退出仿真 EVCD测试 接着演示下VCD文件的使用，直接启动counter的仿真，然后先点下Wave界面，把这个
87410编辑于 2022-08-30 - 来自专栏OpenFPGA
vivado2018 中使用modelsim联合仿真
vivado 中使用modelsim联合仿真 ? MODELSIM SE是主要版本号，也是功能最强大的版本，支持对Verilog和VHDL语言的混合仿真。 二、在vivado中设置modelsim（即第三方仿真工具）的安装路径。 三、在vivado中关联了modelsim软件和编译器件库之后，就可以在vivado中调用modelsim软件对设计进行仿真了。不过，在对每一个新建的工程设计进行仿真时需要进行一些设置。 在弹出的对话框中，设置仿真工具为modelsim、仿真语言为verilog或VHDL或混合，当设计中用到vivado中自带的仿真工具时，还要指定器件库的路径，如图10所示。
2.5K30发布于 2020-06-29 - 来自专栏开源FPGA
Modelsim独立仿真Vivado Clocking Wizard IP Core
在使用Vivado自带的仿真软件仿真的时候，相对于更优秀的仿真工具Modelsim，效率低了很多，为了更高效的开发，我尝试着用Vivado级联Modelsim仿真，但是级联后还是有一些不方便，所以我便直接使用 Modelsim独立仿真，但是对于IP Core的话，就需要添加Vivado IP Core的库文件，本人查阅了很多资料，最终实现了使用Modelsim仿真Vivado Clocking Wizard IP Core，软件版本，Vivado 2017.3、Modelsim SE10.4。 首先，在 Modelsim 的安装目录下新建一个文件夹，我这里是D:\Modelsim_10_4_se\Vivado_2017.3_lib ? 然后使用Vivado新建一个调用的Clocking Wized IP Core的工程，编写好测试文件，然后再用Modelsim新建一个仿真工程，将测试文件和顶层添加进来。这里省略掉这些步骤。
2.7K50发布于 2018-04-02 - 来自专栏电子狂人
Modelsim的仿真之路（代码覆盖率）
01 对于仿真的激励测试，其实会有代码覆盖率一说，不过我们平常可能更多是功能覆盖，代码覆盖估计关注的人要少些，不过作为相对系统性的学习，还是大概看下这个功能吧~ ~Show Time~ 02 涉及到的测试代码文件就文末自行获取了 把文件准备好后，打开Modelsim，将路径切换到对于的文件路径 例：cd E:/Soft_File/Sim_File/coverage 接着创建工作库（work）=> 编译.v文件（指定覆盖测试的类项 ） vlib work vlog *.v +cover=bcesxf 附：代码覆盖率，在Modelsim中提供了以下几种覆盖的类型，简单说明一下 A-语句覆盖（Statement coverage）： 可以在这选对应的覆盖测试 稍微运行一下，做语句覆盖测试，结果发生改变 run 1ms 在Files的窗口也能看到相应的代码覆盖率 打开sim的窗口，选中不同的目标，在右侧的分析窗口会变成相应的代码覆盖情况 files 界面右键找对应的导出键） 根据要的内容做报告 导出后，文件内容 导出那个HTML就相对图形化显示 如果要把使用了排除覆盖测试的文件状态也导出，就可以用这个 基本就这样了，结束本次仿真吧
2.4K10编辑于 2022-11-23 - 来自专栏开源FPGA
Vivado级联Modelsim仿真Re-launch问题
前两天在群里看到有朋友说Vivado级联Modelsim仿真出现修改设计代码后重新run do文件，波形没有随着代码修改而改变，这个问题博主之前没有注意到，因为把Vivado和Modelsim级联好后还没有试过仿真过 ，不过用ISE级联好后，修改设计代码，可以直接重新run do文件进行仿真，不必关闭Modelsim。 原来编译的语句都在这里，注意这里的quit –force，这句会直接强制关闭Modelsim，所以如果你直接运行这个文件，Modelsim会直接退出，所以这行去掉。 ? 不过这里需要注意，当你关闭Modelsim后，重新再Vivado中启动Modelsim仿真，上面说的这两个文件会重新加载，所以要重新修改。不过里面得xxx.udo会保留。 开发者可以根据自己的需求在里面添加相应的TCL脚本，方便仿真。 ? 转载请注明出处：NingHeChuan（宁河川） 个人微信订阅号：开源FPGA
1.7K10发布于 2018-05-28
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号