- 综合排序
- 最热优先
- 最新优先
- 来自专栏全志嵌入式那些事
全志平台方案CPU频率切频稳定性测试
最近用全志的方案做CPU频率切频稳定性测试，就是不停地切换频率，测试CPU跑在每个频率上时候的稳定性，测试的设计思路如下：（以R331为例） 1.先把cpu频率调到1200M，跑memtester /system/cpu/cpu0/cpufreq/scaling_setspeed echo -e "\nSET CPU FREQ :" cat /sys/devices/system/cpu/cpu0 /system/cpu/cpu0/cpufreq/scaling_setspeed echo -e "\nSET CPU FREQ :" cat /sys/devices/system/cpu/cpu0 /system/cpu/cpu0/cpufreq/scaling_setspeed echo -e "\nSET CPU FREQ :" cat /sys/devices/system/cpu/cpu0 /system/cpu/cpu0/cpufreq/scaling_setspeed echo -e "\nSET CPU FREQ :" cat /sys/devices/system/cpu/cpu0
65010编辑于 2024-02-02 - 来自专栏全栈程序员必看
跳频介绍_跳频功能
其中：跳频控制器为核心部件，包括跳频图案产生、同步、自适应控制等功能；频合器在跳频控制器的控制下合成所需频率；数据终端包含对数据进行差错控制。 与定频通信相比，跳频通信比较隐蔽也难以被截获。 这种跳频方式称为常规跳频(Normal FH）。随着现代战争中的电子对抗越演越烈，在常规跳频的基础上又提出了自适应跳频。它增加了频率自适应控制和功率自适应控制两方面。 模糊跳频给出的跳频码序列与传统的跳频码序列相比更加均匀，也更难预测。 90年代末有人提出了混沌（chaotic)跳频序列。其基本思想是通过混沌系统的符号序列来生成跳频序列。 跳频通信网可以分为同步通信网和异步通信网。跳频通信网有多种组网方式，如分频段跳频组网方式、全频段正交跳频组网方式等。 此外，CHESS跳频电台与一般的跳频电台还有所不同，它以DSP为基础，采用了差动跳频（DFH)技术。
1.9K10编辑于 2022-11-01 - 来自专栏数据结构与算法
P1334 瑞瑞的木板
题目描述 瑞瑞想要亲自修复在他的一个小牧场周围的围栏。他测量栅栏并发现他需要 根木板，每根的长度为整数 。 （瑞瑞在切割木板时不会产生木屑，不需考虑切割时损耗的长度)瑞瑞切割木板时使用的是一种特殊的方式，这种方式在将一根长度为x的模板切为两根时，需要消耗x个单位的能量。 瑞瑞拥有无尽的能量，但现在提倡节约能量，所以作为榜样，他决定尽可能节约能量。显然，总共需要切割N-1次，问题是，每次应该怎么切呢？请编程计算最少需要消耗的能量总和。
82590发布于 2018-04-13 - 来自专栏浅谈云计算
物理服务器开启CpuSpeed引发的问题
的方式不一样，交付的设备为了保证打开了服务器的最大性能，目前通过两种方式保证系统CPU运行在最高性能模式并且开启睿频加速: 1） 设备bios中设置performance模式。 这里针对，部分厂商物理设备使用方式2）,这部分厂商服务器在bios中设置为performance模式后，服务器无法正常睿频。 这样做可以避免用户误操作关掉了OS内的cpuspeed服务，导致cpu降频的情况。 值得提醒的是，当同时配置了方式1）方式2）时，方式1）起全部作用。CPU仍运行在最高性能模式并且开启睿频加速。 因为bios已经做设置，所以整机CPU性能仍会运行在最高性能模式。 【测试验证】 bios的performance模式下，CPU是最高性能模式：测试工具为 i7z。 如图中蓝框所示：CPU处于c0，c1运行，是最高频率。红框所示：CPU所有核都打开了睿频加速。最高睿频达到了2.6G（只睿频1或2个核时，最高睿频才能达到3.1G）。
4.2K1010编辑于 2022-05-23 - 来自专栏芯智讯
瑞萨电子推出采用自研RISC-V CPU内核的通用32位MCU
2024 年 3 月 26 日，中国北京讯 - 全球半导体解决方案供应商瑞萨电子（TSE：6723）宣布率先在业内推出基于内部自研CPU内核构建的通用32位RISC-V微控制器（MCU）——R9A02G021 此外，客户经常面对复杂的设计挑战和权衡，如性能、功耗、内存或CPU架构的取舍。全新RISC-V MCU为希望采用开放式架构的客户，带来更多选择。” 作为早期采用RISC-V的供应商，瑞萨拥有丰富的RISC-V特定应用产品，包括32位语音控制和电机控制ASSP产品，以及基于Andes Technology CPU内核的RZ/Five 64位通用微处理器 R9A02G021 MCU产品群的关键特性 CPU：RISC-V内核，48MHz，3.27 Coremark/MHz 存储器：128KB代码闪存、16KB SRAM（12KB和ECC SRAM 4KB） 瑞萨MCU优势 作为全球卓越的MCU产品供应商，瑞萨电子的MCU近年来的平均年出货量超35亿颗，其中约50%用于汽车领域，其余则用于工业、物联网以及数据中心和通信基础设施等领域。
34910编辑于 2024-03-27 - 来自专栏网优小兵玩Python
5G的SSB频点与小区中心频点区别
先结合4G网络中UE开机扫频搜网的过程来理解小区频点号ARFCN的作用： LTE小区进入服务状态后，UE开机扫频PSS/SSS同步信号完成同步，并计算PCI解扰PBCH中MIB消息来获取SFN，再结合 从以上过程来看，LTE小区的中心频点与SS同步信号的中心频点实际上是一样的位置，那5G为什么要独立设置SSB频点呢？ 关注n77&n78&n79三段频谱中SCS 30Khz情况下，频点栅格步长是偶数2，意味着中心频点号必须是偶数。 5G RAN2.0则按照协议要求不再携带dl-CarrierFreq信元，并且如果频带RB个数为偶数，则SSB频点与小区中心频点相同，如果频带RB个数为奇数，SSB频点号比小区中心频点号少(6×SCS) 也就是说此场景中RB136中SCS6子载波起始频点为小区中心频点，而SCS0子载波起始频点为SSB频点，所以中间相差6个子载波。
24.2K54发布于 2019-09-26 - 来自专栏小沐沐吖
瑞吉外卖（一）瑞吉外卖项目概述
开发人员在开发阶段使用的环境，一般外部用户无法访问 测试环境(testing)：专门给测试人员使用的环境，用户测试项目，一般外部用户无法访问 上产环境(production)：即线上环境，正式提供对外服务的环境 02、瑞吉外卖项目介绍 1、项目介绍 本项目（瑞吉外卖）时专门为餐饮企业（餐厅、饭店）定制的一款软件产品，包括系统管理后台和移动端应用两部分。 通过原型展示，可以更加直观的了解项目的需求和提供的功能 瑞吉外卖后台（管理端） 瑞吉外卖前台（用户端） 注意：产品原型主要用户展示项目的功能，并不是最终的页面效果 3、技术选型 4、功能架构 5、角色
7.6K50编辑于 2022-09-21 - 来自专栏ChaMd5安全团队
RFIDHacKing频射硬件入门
RFIDHacKing频射硬件入门 From ChaMd5安全团队核心成员 MAX丶 鉴于硬件安全对于大多数新人是较少接触的，而这方面又非常吸引我，但是部分专业安全研究设备较贵贵贵！！ 下面我们来看看那些M1卡片和ID等卡片的区别 IC卡、ID卡、M1卡、CPU卡的区别是什么？ 相信很多客户也有同样的疑惑，下面就让我们来搞清楚IC卡、ID卡、M1卡、CPU卡的区别。
1.6K90发布于 2018-03-29 - 来自专栏Python 爬虫
人均瑞数系列，瑞数 6 代 JS 逆向分析
前言K哥往期瑞数相关文章：人均瑞数系列，瑞数 4 代 JS 逆向分析人均瑞数系列，瑞数 5 代 JS 逆向分析转载十一姐优质好文：js逆向思路-区分瑞数vmp/6/5/4/3反爬上述文章中，详细介绍了瑞数的特征 、如何区分不同版本、瑞数的代码结构以及各自的作用，本文就不再赘述了，不了解的同志可以先去看看之前的文章。 get: function() { return cookieTemp; } });})();VM 代码以及 $_ts 变量获取参考五代文章：人均瑞数系列 ，瑞数 5 代 JS 逆向分析流程分析与五代一致，用本地替换固定一套代码。 图片步骤23这里对上一步中生成的数组进行了位异或操作：图片在这里就生成了最终cookie的一部分，_$52 是上面处理后的 16 位数组，方法 _$Cj前面没有遇到，这里直接扣下来即可：图片这里也是将瑞数的标识加上了
2.5K20编辑于 2023-10-21 - 来自专栏啄木鸟软件测试
功能测试之单词测频
用我自己的单词测频程序与hyr的程序对test2.txt，进行功能一测试。在控制台输入“wf -s test2.txt”。 ? 运行结果： ?
76230发布于 2019-12-11 - 来自专栏飞天小牛肉
CPU 和 CPU Core 有啥区别？多核 CPU？多个 CPU？
本文收录于 www.cswiki.top CPU 全称 Central Processing Unit，中央处理器，计算机的大脑，长这个样子： CPU 通过一个插槽安装在主板上，这个插槽也叫做 CPU Socket，它长这个样子： 而我们说的多核 CPU，一个 CPU 有几个核，这个核就是 Core 其实在很久之前是没有 Core 的概念的，一个 CPU 就是一个完整的物理处理单元，之后由于多核技术的发展 ，CPU 的概念转变为了一个容器（container），而 Core 则变成了真正的物理处理单元。 一个 CPU 中可以有多个 Core，各个 Core 之间相互独立且可以并行执行 所以你说一个多核 CPU 支不支持多进程/线程并行？ Core 的数量，而非 CPU 数量，比如常见的线程池的 corePoolSize 设置为 CPU 个数 * 2，这里的 CPU 个数，其实指的就是 CPU Core 的个数 当然了，还有 Hyper-threading
6.4K20编辑于 2022-11-08 - 来自专栏yuyy.info技术专栏
三羊献瑞
本文最后更新于 1163 天前，其中的信息可能已经有所发展或是发生改变。 #include<iostream> using namespace std; int main(){ for(int a=1;a<10;a++){ for(int b=0;b<10;b++){ for(int c=0;c<10;c++){ for(int d=0;d<10;d++){ for(int e=1;e<10;e++){ for(int f=0;f<10;f++){
25500编辑于 2022-06-28 - 来自专栏全栈程序员必看
Python实现“EMDEEMDVMD+Hilbert时频图”与“CWT小波时频图”
Python实现“EMD\EEMD\VMD+Hilbert时频图”与“CWT小波时频图” 信号处理中常需要分析时域统计量、频率成分，但不平稳信号的时域波形往往复杂、无序，且傅里叶变换得到的频率成分是该时间段内的平均频率 由于网上只有CWT小波时频图的python代码，笔者自编了不同分解算法+Hilbert时频图的代码与其比较。 EMD分解所得IMF分量，可知分量1存在模态混叠现象： 时频图： b、EEMD分解+Hilbert时频图 EEMD分解所得IMF分量，可知分量1仍然存在模态混叠现象： 时频图，相比EMD，300Hz更加集中： c、VMD分解+Hilbert时频图 VMD分解所得IMF分量，默认模态个数设为10，可知基本能准确分出100、200、300Hz分量，但还存在端点效应 ： 时频图，频率成分更加集中，效果更好： 2、CWT小波时频图 连续小波时频图是转载自知乎文章 连续小波变换(CWT)时频图绘制 python实现 # -*- coding: utf-
5.7K40编辑于 2022-11-17 - 来自专栏Java后端开发博客
瑞吉外卖-介绍
# 瑞吉外卖-介绍 软件开发整体介绍 软件开发流程 角色分工 软件环境 瑞吉外卖项目介绍 项目介绍 产品原型展示 技术选型 功能架构 角色 项目功能 开发环境搭建 数据库环境搭建 maven项目搭建 开发人员在开发阶段使用的环境，一般外部用户无法访问 测试环境(testing):专门给测试人员使用的环境，用于测试项目，一般外部用户无法访问 生产环境(production):即线上环境，正式提供对外服务的环境 # 瑞吉外卖项目介绍 # 项目介绍 本项目（瑞吉外卖)是专门为餐饮企业(餐厅、饭店）定制的一款软件产品，包括系统管理后台和移动端应用两部分。
1.3K10编辑于 2022-12-25 - 来自专栏Python 爬虫
人均瑞数系列，瑞数 5 代 JS 逆向分析
前言 图片 瑞数动态安全 Botgate（机器人防火墙）以“动态安全”技术为核心，通过动态封装、动态验证、动态混淆、动态令牌等技术对服务器网页底层代码持续动态变换，增加服务器行为的“不可预测性”，实现了从用户端到服务器端的全方位 在 K 哥往期的文章《人均瑞数系列，瑞数 4 代 JS 逆向分析》中，详细介绍了瑞数的特征、如何区分不同版本、瑞数的代码结构以及各自的作用，本文就不再赘述了，不了解的同志可以先去看看之前的文章。 Cookie 入口定位 本文案例中瑞数 5 代网站为：aHR0cHM6Ly93d3cubm1wYS5nb3YuY24vZGF0YXNlYXJjaC9ob21lLWluZGV4Lmh0bWw= 定位 Cookie cookieTemp; } }); })(); 断下之后往上跟栈，可以看到组装 Cookie 后赋值给 document.cookie 的代码，类似如下结构： 图片 继续往上跟栈，和4代瑞数类似 图片 后缀生成 本例中，请求头中有个 sign 参数，Query String Parameters 有两个后缀参数，这两个后缀和 4 代类似，都是瑞数生成的。
4.3K30编辑于 2023-01-12 - 来自专栏Python 爬虫
人均瑞数系列，瑞数 4 代 JS 逆向分析
瑞数 Botgate 多用于政企、金融、运营商行业，曾一度被视为反爬天花板，随着近年来逆向大佬越来越多，相关的逆向文章也层出不穷，真正到了人均瑞数的时代了，这里也感谢诸如 Nanda、懒神等逆向大佬，揭开了瑞数神秘的面纱 瑞数特征以及不同版本的区别对于绝大多数使用了瑞数的网站来说，有以下几点特征（可能有特殊版本不一样，先仅看主流的）：1、打开开发者工具（F12）会依次出现两个典型的无限 debugger：图片图片2、瑞数的 （瑞数3、4代）或者 412（瑞数5代），接着单独请求一个 JS 文件，然后再重新请求页面，后续的其他 XHR 请求中，都带有一个后缀，这个后缀的值是由 JS 生成的，每次都会变化，后缀的值第一个数字为瑞数的版本 ，比如 MmEwMD=4xxxxx 就是4代瑞数，bX3Xf9nD=5xxxxx 就是5代瑞数：图片图片图片图片4、看 Cookie，瑞数 3、4 代有以 T 和 S 结尾的两个 Cookie，其中以 ：以 O 结尾，其值第一位为 5，表示 5 代瑞数；WvY7XhIMu0fGT=53.9fybty......：以 T 结尾，其值第一位为 5，表示 5 代瑞数。
2.6K20编辑于 2022-07-08 - 来自专栏信号分析应用及算法
振动耐久试验——正弦扫频
— 正弦扫频——线性扫频 线性扫频，即每个时间段内均为纯正弦信号，频率线性变化（等差），幅值为定义的正弦扫频曲线。 线性扫频 图1及视频1中，扫频从100Hz～400Hz，扫频速率为：40Hz/s。频率间隔设置为10Hz。 线性扫频 04 — 正弦扫频——对数扫频 对数扫频，即每个时间段内均为纯正弦信号，频率对数变化（等比），幅值为定义的正弦扫频曲线。 ? 图2. 对数扫频 图2及视频2中，扫频从100Hz～400Hz，扫频速率为：16倍频程/min。频率等比间隔设置为：2的1/15次方。 对数扫频 通过图1，图2的对比发现： 对数扫频相对于线性扫频，低频停留时间长，高频停留时间短。
10.5K31发布于 2020-07-20 - 来自专栏后端云
cpu-pining CPU绑定
既然我们的操作系统还有CPU特性都采用了NUMA架构，那么我们完全可以通过调整KVM对应的NUMA关系来达到KVM CPU这方面的优化。这里，我们一般是通过CPU绑定的方法来做相关操作的。 这个虚拟机是2个vCPU 双核的，然后都是跑在了物理机的CPU8上，使用的时间是2964.6s。 最后一个是CPU的亲和性，这个yyyyy 表示的是使用的物理CPU内部的逻辑核，一个y就代表其中一个CPU逻辑核。全部是y ，那么说明这台物理机的24个CPU核，这个CPU都能调度使用。 我们可以看到目前这个虚拟机0-23的CPU它都能调度使用 那么以上就是查看虚拟机CPU NUMA调度的信息，如果我们要把虚拟机绑定到固定的CPU上，我们就要做以下操作： # virsh emulatorpin 这里要注意的是，你把虚拟机用reboot重启，这个绑定配置还是生效的，但是你shutdown的话，CPU绑定的效果会失效。
2.5K40发布于 2018-10-24 - 来自专栏光纤通信
光频梳与光传输？
在这种情况下，光频梳发生器（FCG）作为一种紧凑、固定的多波长光源，可以提供大量定义明确的光载波，从而发挥关键作用。 另外，光频梳的一个特别重要的优势是，梳状线在频率上本质上是等距的，因此可以放宽对信道间保护带的要求，并避免了在使用DFB激光器阵列的传统方案中需要对单条线进行的频率控制。 下图描述了使用光频梳FCG作为多波长光源的波分复用发射机的示意图。FCG梳状信号首先在解复用器（DEMUX）中分离，然后进入EOM电光调制器。 当然，光频梳技术还处于发展阶段，其应用场景和市场规模相对较小。如果它能够克服技术瓶颈、降低成本并提高可靠性，那么在光传输中将可能实现规模级的应用。
42310编辑于 2024-04-09 - 来自专栏数据结构与算法
洛谷P1333 瑞瑞的木棍(欧拉回路)
题目描述 瑞瑞有一堆的玩具木棍，每根木棍的两端分别被染上了某种颜色，现在他突然有了一个想法，想要把这些木棍连在一起拼成一条线，并且使得木棍与木棍相接触的两端颜色都是相同的，给出每根木棍两端的颜色，请问是否存在满足要求的排列方式
85260发布于 2018-04-10
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号