- 综合排序
- 最热优先
- 最新优先
- 来自专栏全国产化交换机
PHY芯片快速深度理解
物理层芯片称为PHY、数据链路层芯片称为MAC。 （主要是对phy芯片进行模式选择，比如工作速率，工作模式） 为什么要熟悉RJ45网口 上面说到针对phy芯片我们只要进行模式选择（下文武汉利又德的小编会介绍使用mdio接口，通过寄存器控制）那模式选择后 为什么说读取的phy最多32个 因为mdio中读取的phy只提供5bit的字节即最高11111 转成十进制就是31即0-31就是32个，但这是从读取的方式判断的，而mdio读取是依照phy芯片本身地址空间就 也就是说不管你用的哪个厂家的 PHY 芯片，其中 0~15 这 16 个寄存器是一模一样的。仅靠这 16 个寄存器是完全可以驱动起 PHY 芯片的，至少能保证基本的网络数据通信。 以上内容是武汉利又德的小编看了大量的参考文献和一步步的实践总结的经验，通过实践，把每一层都走一遍，把变压器去掉，把phy去掉，linux系统的网卡函数看了一遍，phy芯片的手册有看了很多。
1.7K10编辑于 2025-06-20 - 来自专栏全国产化交换机
PHY芯片快速深度理解
摘要：什么是phy为什么要熟悉RJ45网口网络七层协议两个模块进行通信什么是MDIO协议MDIO的作用 MDIO没那么重要MDIO读写时序为什么说读取的phy最多32个什么是phy物理层芯片称为PHY、 （主要是对phy芯片进行模式选择，比如工作速率，工作模式）为什么要熟悉RJ45网口 上面说到针对phy芯片我们只要进行模式选择（下文海翎光电的小编会介绍使用mdio接口，通过寄存器控制）那模式选择后 为什么说读取的phy最多32个 因为mdio中读取的phy只提供5bit的字节即最高11111 转成十进制就是31即0-31就是32个，但这是从读取的方式判断的，而mdio读取是依照phy芯片本身地址空间就 也就是说不管你用的哪个厂家的 PHY 芯片，其中 0~15 这 16 个寄存器是一模一样的。仅靠这 16 个寄存器是完全可以驱动起 PHY 芯片的，至少能保证基本的网络数据通信。 以上内容是海翎光电的小编看了大量的参考文献和一步步的实践总结的经验，通过实践，把每一层都走一遍，把变压器去掉，把phy去掉，linux系统的网卡函数看了一遍，phy芯片的手册有看了很多。
1.5K50编辑于 2023-07-07 - 来自专栏FPGA技术江湖
FPGA 控制 RGMII 接口 PHY芯片基础
今天和大侠简单聊一聊FPGA 控制 RGMII 接口 PHY芯片基础，话不多说，上货。 一、前言 网络通信中的PHY芯片接口种类有很多，之前接触过GMII接口的PHY芯片RTL8211EG。 可以在控制器端、PCB走线以及PHY芯片内部添加时钟偏移，本文使用最后一种方式实现。 ? 在第三阶段中添加延迟。 PHY内部会调整TX_CLK，使之能够稳定采样TXD。数据接收方向，由于RX_CLK由PHY提供，PHY芯片直接产生与数据中心对齐的时钟信号。RXD和RX_CLK信号波形如图。 ? 可见，使PHY芯片工作在延迟模式下时，FPGA不需要添加额外的逻辑来保证稳定采样。发送方向直接将数据驱动时钟作为TX_CLK信号发送，接收方向直接利用RX_CLK对RXD信号采样。 FPGA与RGMII接口的PHY芯片之间的时序关系按照数据接口同步和数据采样方式属于源同步DDR采样。input delay约束对应接收方向，时序关系是中心对齐。
2.9K30发布于 2020-12-29 - 来自专栏OpenFPGA
PHY（Physical Layer，PHY）通俗理
从硬件上来说，一般PHY芯片为模数混合电路，负责接收电、光这类模拟信号，经过解调和A/D转换后通过MII接口将信号交给MAC芯片进行处理。一般MAC芯片为纯数字电路。 物理层的芯片称之为PHY。 图8‑9 88X3140/3120原理框图 通过几个PHY片的原理框图可以总结出下面的简化PHY片的原理框图。 ? 图8‑10 PHY简化的原理框图 从上图可知，PHY它包含了多个功能模块，功能模块的多少会因需要的不同而有所增减，比如： 只有10GBase-R、40GBase-R、100GBase-R的PCS需要FEC
3.6K50发布于 2020-06-29 - 来自专栏全栈程序员必看
以太网PHY层芯片LAN8720A简介
1、LAN8720A简介 2、芯片管脚配置 3、硬件电路 发布者：全栈程序员栈长，转载请注明出处：https://javaforall.cn/148608.html原文链接：https:
2K30编辑于 2022-07-02 - 来自专栏全栈程序员必看
PHY芯片lan8720调试笔记_工业以太网接口芯片
1、LAN8720A简介 2、芯片管脚配置 3、硬件电路 发布者：全栈程序员栈长，转载请注明出处：https://javaforall.cn/125147.html原文链接：https:
2.3K30编辑于 2022-08-02 PHY与以太网交换芯片技术选型解析
以太网物理层（PHY）芯片和交换（Switch）芯片是网络设备的核心器件：PHY负责模拟信号与数字信号的转换，Switch负责数据帧的转发与管理。 作为景略半导体（JLSEMI）和沁恒微电子（WCH）的代理，可提供从千兆PHY到工业级交换芯片的完整产品线，并协同网络变压器等磁性元件，形成高可靠性的以太网解决方案。 随着工业互联网、车载以太网和高速数据中心的发展，芯片选型需综合速率、接口、功耗、温度等级及外围匹配。本文从工程实践角度，梳理关键选型参数与设计要点。一、PHY芯片选型要点1. l PHY电源需单独滤波（磁珠+电容组合），并保证足够铺铜散热。l 参考时钟（25/50MHz）走线包地处理，减少抖动。二、以太网交换芯片选型要点1. l VLAN支持：管理型芯片需支持4096个802.1Q VLAN。3. Switch与PHY的配合Switch内部集成MAC，通过MII/RGMII/SGMII连接外部PHY。
30210编辑于 2026-03-24【新品推荐】VOOHU沃虎×JLSemi景略半导体：PHY 芯片和交换芯片正式上线
工业以太网通信的关键组件--以太网PHY芯片在其中承担至关重要的作用。PHY芯片将IC的直流数字信号转换为适合物理传输的交流模拟信号，确保数据在复杂工业环境中的稳定传输，实现工业通信的高速化和智能化。 PHY芯片的主要功能PHY Main functions以太网PHY（物理层收发器）芯片是实现以太网通信的关键组件，负责在物理层进行信号的编码、解码、发送和接收。 ESD和EMI防护5.时钟管理6.流量控制7.节能与低功耗8.兼容性与标准支持核心技术与产品优势Core Technology沃虎电子即将推出由南京金阵微电子旗下景略半导体设计制造的全国产以太网接口 PHY ，为国产以太网芯片领域注入新力量。 景略半导体的以太网芯片（接口芯片、交换芯片、转换芯片）经严苛测试，适配高要求场景，具备以下优势：极低功耗：景略的以太网通信芯片具备良好的PMU功能，实现通信动态监测，配置其低功耗模式显著降低系统能耗；成本优势
31810编辑于 2025-10-27- 来自专栏全国产化交换机
【PHY】关于学习以太网PHY的这件事情
一个以太网PHY是一个芯片，可以发送和接收以太网的数据帧（frame）。 也就是说，PHY是网络结构中的最底层，物理层。PHY芯片是实现物理层这一层功能的芯片。 PHY集成到一个芯片。 但一般来说，PHY的功能是单独做到一个PHY芯片内部的，集成了PHY的网络设备芯片（CPU、交换机芯片等等）一般也有接口连接单独的PHY。 因此，在一般的网络设备电路设计中，需要为PHY芯片设计电路。PHY的芯片厂家为了满足大部分的应用场景，会在PHY上面提供很多接口协议，以供设计人员使用。 由于一个PHY芯片的功能可能会比较多，因此，在PHY芯片的应用中，有一点很重要的就是要选择合适的接口来满足自己的应用。 PHY芯片的接口介绍 MII接口 MII是连接PHY和MAC的总线。
5K32编辑于 2023-01-09 - 来自专栏全栈程序员必看
基于rv1108的以太网PHY层芯片LAN8720A的使用简介
lan8720a的系统框图 ： 以下是lan8720a的芯片的内部架构框图： lan8720a的芯片引脚的描述： 实际项目中硬件的连接： rv1108部分的原理图： lan8720部分的原理图： ---- 从原理图上来看，lan8720a的引脚LED1/REGOFF是处于悬空状态，使用了lan8720a芯片内部集成的1.2V稳压器。 引脚RXER/PHYAD0直接接到芯片的MAC_RXER，没有外接上拉电阻，使用的是芯片内部的下拉电阻，说明芯片的SMI地址是0。 引脚LED2/NINTSEL接的是下拉电阻，所以NINT/REFCLK0引脚是作为参考时钟输出的模式，lan8720a外接25Mhz晶振，通过lan8720a芯片内部的倍频到50Mhz，通过引脚NINT
2K10编辑于 2022-07-04 - 来自专栏OpenFPGA
PHY_MDIO 接口设计
在以太网通信中，设备之间的物理局链路均由 PHY 芯片建立。 PHY 芯片内部含有一些列寄存器，用户可通过这些寄存器来配置 PHY 芯片的工作模式以及获取 PHY 芯片的若干状态信息，如连接速率、双工模式、自协商状态等。 图8‑33 MDIO接口 MDIO 为双向接口，在 PHY 芯片外部需要连接上拉电阻， 1 个 MDIO 接口可以同时连接多个 PHY 芯片。 由于 MDIO 协议中 PHY 芯片地址的位宽为 5bit，因此， 1 个 MDIO 接口最多可以同时连接 32 个PHY 芯片。 PHY芯片状态监控和配置，并控制子模块mdio_control完成2个PHY芯片的寄存器的写入和读取。
5.6K42发布于 2020-06-30 - 来自专栏EtherCAT芯片
国产集成PHY的EtherCAT芯片,方芯FCE1353方案开发板介绍
方芯半导体FCE1353芯片介绍 FCE1353是方芯半导体推出的一款支持2/3端口的EtherCAT从站控制芯片，芯片资源包含：8KB双端口存储器 (DPRAM)）、8个SyncManager、8个现场总线内存管理单元 (FMMU) 和一个64位分布式时钟，芯片内部提供了两个集成的以太网PHY，每个PHY均提供全双工100BASE-TX收发功能，支持100Mbps运行。 FCE1353评估板介绍FCE1353评估板配备两个RJ45连接器支持两个集成PHY，同时评估板上外挂一颗EEPROM芯片用于存储设备的描述信息和芯片初始配置，此EEPROM可以通过EtherCAT主站或者 FCE1353评估板功能特点FCE1353芯片内部集成两颗电流型PHY可节省成本与布线空间；评估板部分走线一分二，支持HBI、SPI及16位数字IO的PDI操作模式，可通过两处开关实现切换，方便客户根据自己的情况进行配置和信号处理 EEPROM通过I2C与FCE1353进行通信，开发板通过两颗板载的RJ45连接器连接到FCE1353内部双集成PHY，以实现主站与FCE1353的数据通信或者与其他EtherCAT芯片的拓扑级联通信。
1.2K10编辑于 2024-12-25 电压驱动型PHY vs. 电流驱动型PHY：如何正确连接网络变压器？
在网络通信设备设计中，PHY芯片与网络变压器之间的连接方式直接影响到信号的完整性、抗干扰能力以及整体系统的稳定性。作为FAE，我们经常遇到客户在PHY选型与变压器连接设计上的疑问。 本文将围绕电压驱动型PHY和电流驱动型PHY，解析其与网络变压器的连接差异，帮助大家在设计中避免常见误区。一、PHY驱动方式简介PHY（物理层收发器）是以太网通信中的核心芯片，负责信号的调制与解调。 共模电感的位置电流驱动型PHY：2线共模电感必须放在线缆（RJ45）侧。电压驱动型PHY：2线共模电感可放在PHY侧或线缆侧，布局更灵活。3线共模电感：无论电流型或电压型，均应放在PHY侧。2. 四、实际芯片连接示例1. 电流驱动型中心抽头接VDD共模电感靠近RJ45侧适用于PoE等场景2. 电压驱动型中心抽头通过电容接地共模电感可在PHY侧或MAC侧常见于交换机芯片3. 电流驱动型均采用共模电感靠RJ45的设计支持自耦变压器结构五、设计建议与常见误区选型前务必确认PHY驱动类型，查阅芯片手册中的“Magnetic Interface”部分。
1K01编辑于 2026-01-21- 来自专栏李家杂货铺zi
电压驱动型PHY、电流驱动型PHY与网络变压器的连接方式
PHY 2.1 DP83848（电流型PHY） 2.2 BCM5333（包含电压型PHY） 2.3 88E1111（电流型PHY） 2.4 DM9000（电流型PHY） ---- 0.几个结论 1）电流驱动型的 2）电压驱动型的PHY，2线共模电感可以放在PHY侧或线缆侧。 1）和2）的结论表明无论哪种PHY，2线共模电感都可以放在线缆侧。 3）电流驱动型的PHY，3线共模电感要放在PHY侧。 4）电压驱动型的PHY，3线共模电感要放在PHY侧。 5）电流或电压驱动型的PHY，若为2线共模电感+自耦变压器形式，自耦变压器放在RJ45侧。 6）与电流驱动型PHY连接的网络变压器的中心抽头接VCC，VCC为PHY的供电电压。 7）与电压驱动型PHY连接的网络变压器的中心抽头接对地电容。 PHY，电流驱动型的PHY，2线共模电感要放在线缆侧，因此下图是正确的。
5.5K10编辑于 2023-03-21 - 来自专栏OpenFPGA
千兆PHY详解及调试举例
千兆PHY详解及调试举例 全文约18000字。 从硬件上来说，一般PHY芯片为模数混合电路，负责接收电、光这类模拟信号，经过解调和A/D转换后通过MII接口将信号交给MAC芯片进行处理。 一般MAC芯片为纯数字电路。 物理层定义了数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等，并向数据链路层设备提供标准接口。物理层的芯片称之为PHY。 MII接口这个主要注意和主控的电平匹配及信号完整性即可；PHY 芯片内部含有一些列寄存器，用户可通过这些寄存器来配置 PHY 芯片的工作模式以及获取 PHY 芯片的若干状态信息，如连接速率、双工模式、自协商状态等 这里注意一下，如果使用RGMII接口，RGMII接口可以通过内部寄存器设置延迟模式和非延迟模式，具体含义如下： 一般的 PHY 芯片都支持两种 RGMII 发送端口的时序关系。 一般来说，大部分 PHY 芯片默认都是采用正常时序模式，可通过 MDIO 接口设置寄存器，或者芯片特殊功能引脚将其配置为延时模式。
14.5K44发布于 2020-06-29 - 来自专栏安富莱嵌入式技术分享
【RL-TCPnet网络教程】第5章 PHY芯片和STM32的MAC基础知识
第5章 PHY芯片和STM32的MAC基础知识 本章节为大家讲解STM32自带的MAC和PHY芯片的基础知识，为下一章底层驱动的讲解做一个铺垫。 5.5 以太网PHY基础知识 仅有STM32自带的MAC还不能做网络通信，还需要外接以太网PHY芯片才可以，如同RS485通信一样，仅有一个串口是不行的，还需要外接RS485的PHY芯片。 这些PHY芯片都大同小异，基本寄存器都是一样的，只有扩展寄存和厂商专门设置的寄存器不同。 PHY_REG_BMSR 0x01 /* Basic Mode Status Register */ #define PHY_REG_IDR1 0x02 /* PHY Identifier 1 */ #define PHY_REG_IDR2 0x03 /* PHY Identifier
1.7K40发布于 2018-09-04 - 来自专栏人人都是极客
一文搞懂 Linux 网络 Phy 驱动
概述 上图来自 瑞昱半导体 (RealTek) 的 RTL8201F 系列网卡 PHY 芯片手册。 按OSI 7层网络模型划分，网卡PHY 芯片(图中的RTL8201F)位于物理层，对应的软件层就是本文讨论的 PHY 驱动层；而 MAC 位于 数据链路层，也是通常软件上所说的网卡驱动层，它不是本文的重点 另外，可通过 MDIO 接口对 PHY 芯片进行配置（如PHY芯片寄存器读写），而 PHY 和 MAC 通过 MII/RMII 进行数据传输。 PHY芯片通过MII/GMII/RMII/SGMII/XGMII等多种媒体独立接口（介质无关接口）与数据链路层的MAC芯片相连，并通过MDIO接口实现对PHY 状态的监控、配置和管理。 整个 phy 驱动的主要调用流程如下图所示： 一个 phy 驱动的原理其实是非常简单的，一般流程如下： 用轮询/中断的方式通过 mdio 总线读取 phy 芯片的状态。
5.1K21编辑于 2023-11-05 - 来自专栏ExASIC
MIPI联盟已完成车载的Long-Reach SerDes PHY工业标准 A-PHY v1.0
They currently are transported over MIPI C-PHY or D-PHY shorter-reach physical layers and use "bridge 他们现在采用通过MIPI C-PHY或者D-PHY（shorter-reach）物理层桥接到long-reach PHY的方案。 通过即将开布的适配层协议，这些高层协议将原生的运行在A-PHY上，不再需要桥接。 “A-PHY is a major milestone in the industry. and DSI-2, ultimately eliminating the need for bridge ICs 更简单的系统集成和更低的功耗：原生支持MIPI CSI-2和DSI-2，永远不再需要桥接芯片 retransmission system 高恢复能力：独特的PHY层失败重传系统保证了超高的免受EMC影响 MIPI A-PHY will allow designers to optimize
1.3K10发布于 2020-07-16 - 来自专栏KT148A
蓝牙芯片PHY6222应用电动牙刷徕芬的细节以及为什么选他和替代
当然这一切都是我的猜测而已其实吧，我觉得这个产品，增加一个蓝牙没啥实际的意义，毕竟消费者拿到手，最多也就用一次连接app设置参数，就完事了，谁还没事天天去连app但是可能厂商有他们自己的出发点吧，这里就不去深究了PHY6222 蓝牙芯片PHY6222是一款支持BLE 5.2功能和IEEE 802.15.4通信协议的系统级芯片（SoC），集成了超低功耗的高性能多模射频收发机，搭载32-bitARM®Cortex™-M0处理器，提供 此外，芯片串行外设IO和集成的应用程序IP还能够让客户以最小的BOM成本开发自己的产品标准的QFN32封装我猜测一下，为什么“徕芬”选择PHY6222这颗蓝牙芯片方案公司推荐的，毕竟PHY6222的性能还是不错的 准备接入他们的系统，而PHY6222刚好已经接入这些平台，直接就用了，只是后来放弃转做自己的平台app他们是2年之前就在预言这个项目，而那个时候性能、成本、功耗，最合适的芯片就是PHY6222，所以他们就选它原厂自己去给他们推荐的 ，sop8封装KT6368A芯片是一款支持蓝牙双模的纯数据芯片，蓝牙5.1版本。
72040编辑于 2023-11-15 MIPI DC-PHY Patter Generator (码型产生器) MIPI D-PHYC-PHY DSICSI总线协议分析
MIPI D/C-PHY Patter Generator (码型产生器): 可任意调节MIPI D-PHY/C-PHY的各种参数/码型，覆盖C/D-PHY协议物理层至协议层的产品测试验证，包含：抖动、 电压幅值、时序以及MIPI alliance针对D-PHY/C-PHY所规范的CTS符合性测试项目均可完成. R&D阶段到芯片量产测试阶段完整的测试方案覆盖9）Introspect能在同一台设备上同时支持MIPI C/D-PHY的功能，如果贵司目前购买了D-PHY的功能，后续需要升级增加C-PHY的功能，只需要在已有的硬件上升购买我们的软件 10) 全球众多的从事MIPI D/C-PHY产品开发的上下游客户均有在广泛使用Introspect的产品，包括SoC客户，驱动IC, LCD/Oled屏，Camera模组，手机/平板厂商，车用厂商及其他相关的芯片厂商等等 Introspect MIPI D-PHY/C-PHY DSI/CSI总线协议分析仪产品特色：1、弹性的硬件扩充能力，单机可支持MIPI C-PHY与D-PHY讯号撷取以及CSI-2与DSI-2的封包解译
29410编辑于 2026-02-04
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号