- 综合排序
- 最热优先
- 最新优先
PCIe收发卡设计资料：611-基于VU9P的2路4Gsps AD 2路5G DA PCIe收发卡
一、板卡概述 基于XCVU9P的5Gsps AD DA收发PCIe板卡。 该板卡要求符合PCIe 3.0标准，包含一片XCVU9P-2FLGA2014I、2组64-bit/8GB DDR4、2路高速AD， 2路高速DA，支持外触发，外时钟。 板卡硬件测试； ● Flash加载测试代码； ● DDR4测试代码，两组同时工作、单独工作； ● AD、DA、时钟配置及采集接口程序测试（DA的Jesd204B IP使用Xilinx默认版本）； ● PCIe3.0 以上程序提供测试用例，测试方法，测试报告及使用说明书 （备注：甲方提供软件测试验收的服务器，以保证后续使用的兼容性） VX: orihard2014PCIe收发卡, VU9P板卡, PCIe板卡, 高速AD板卡, AD DA收发卡
18810编辑于 2025-11-13- 来自专栏氢云小屋
异次元发卡（荔枝发卡）搭建教程——图文版
前言 异次元是免费全开源的发卡系统，二次元类型的发卡系统 本篇将详细介绍该系统的搭建教程 相关链接放在文章最后（源码、演示站、文档） 个人使用体验： 基础功能足够轻度使用 绝大部分插件、模板都要收费（19.9
16.6K42编辑于 2023-03-31 - 来自专栏酷猫小窝
个人发卡网源码
这个源码我看过有人发，教程并不详细，源码内也是各种联系方式，推广，无法自定义支付接口，我这个已经去除联系方式，下面会发修改支付接口的教程。
3.1K40发布于 2020-04-20 - 来自专栏根究FPGA
PCIe(一)、PCIe PIO分析一
一、PCIe基础知识 1.1 关于接口 PCIe2x接口，对比其他系列，该接口包含2对发送与接收接口， 数据部分包含双向八个接口： PETp0与PETn0：发送器差动线对，通道0 PETp1与PETn1 1.2 TLP包 1.2.1 AXI-Stream总线上的数据 在赛灵思7系列FPGA中，使用AXIStream总线进行通信，PCIe的TLP包使用AXI总线传输，在AXI总线上数据大端对齐，即高位数据在地址的高位 在使用强序模型时，在数据的整个传送路径中，PCIe设备在处理相同类型的TLP时，如PCIe设备发送两个存储器写TLP时，后面的写TLP必须等待前一个存储器写TLP完成后才能被处理，几遍当前报文在传输过程中阻塞 但是对于不同类型的TLP间可以乱序通过同一条PCIe链路。 在使用Realaxed Ordering模型时，后一个写TLP可以越过前一个存储器写TLP提前执行，从而能提高PCIe总线利用率。 1.2.3 TLP的路由 TLP的路由指的是TLP通过Switch或者PCIe桥片时采用哪一条路景，最终到达EP或者RC（Root Complex，跟联合体）的方法，一共有三种：基于地址的路由、基于ID
3.8K30发布于 2020-06-30 - 来自专栏全栈程序员必看
发卡网源码附企业发卡网源码搭建安装教程
发卡网源码类似于线下无人售货机的内核，一套高效运行的企业发卡网源码可以为平台上的不同商户提供稳定的发卡服务，一方面顾客可以24小时无忧的选择自己所需的商品，另一方面为商家节省大量的营销成本。 源码及演示：fakaysw.top 选择一套好的企业多商户发卡网源码有一些最基本的要素是考虑的，下面本文来一一分析： 1、源码是否有后门，后门对以后的运营是存在极大的隐患的，这些不靠谱的源码包往往被植入的后门 ，一但发卡平台真正运营起来，往往存在资金被窃取的风险，得不偿失； 2、发卡网源码是否有严重的Bug，严格的说世界上不存在完全没有漏洞的源码，但商用的企业级发卡网源码如果存在致命的bug，一但资金流大一点 本企业级发卡网源码不定时增加功能/模板，是目前最完美运营版，修复所有BUG，修复“网吧默认浏览器”，支付不显示二维码，不存在订单等问题，去除所有后门并且美化新增很多模板、售卡页模板，是目前最完整可用的多商户发卡系统源码并具有以下特色 3、丰富的站点模板和发卡页模板 本套源码数套站点风格和售卡页模板，充分满足各种需求！ 附：发卡网源码搭建教程。
4.2K10编辑于 2022-09-14 - 来自专栏硬件工程师
PCIE时钟解说
接上篇文章《clock oscillator,generator,buffer选型杂谈》，今天我们来说下PCIE时钟的要求： 首先先看下PCIE架构组件：下图中主要包括了CPU（ROOT COMPLEX ），PCIE SWITCH，BUFFER以及一些PCIE ENDPOINT；而且可知各个器件的时钟来源都是由100MHz经过Buffer后提供。 接着上图的架构，我们来简单看下PCIE时钟的三种架构： Common Clock Architecture：所有设备的参考时钟分布必须匹配到15英寸以内在系统板上。 鉴于PCIE时钟要求多且复杂的，故此文章主要鉴于上一篇文章，给出主要的参数要求，其它详细的要求以及测试方法，后续有机会再编写分享。 抖动：如下CC模式的要求： 注意：上图给出的是CC时钟架构下的抖动要求；仿真PCIE4.0时候，抖动是按照0.7ps RMS来的；仿真PCIE5.0时候，抖动是按照0.25ps RMS来的；因为标准考虑了实际系统中的额外噪声
1.8K01编辑于 2025-03-31 - 来自专栏冬雷博客
开源发卡系统Card-System，一款免费高效安全的发卡平台。
常用的免费发卡系统除了zfaka，独角发卡，佰阅发卡之外，又增加了一款免费的开源发卡系统。 介绍 一款高效安全的发卡平台。
7.3K31编辑于 2022-04-09 - 来自专栏WriteSimpleDemo
PCIE AER
When AER is enabled, a PCI Express device will automatically send an error message to the PCIe root port AER error output When a PCIe AER error is captured, an error message will be output to console. Below shows an example: 0000:50:00.0: PCIe Bus Error: severity=Uncorrected (Fatal), type=Transaction AER Statistics / Counters When PCIe AER errors are captured, the counters / statistics are also exposed --------------------------------------------------------------------- ============================ PCIe
3.2K30发布于 2020-02-19 - 来自专栏全栈程序员必看
PCIE接口定义
PCI Express (PCIe, PCI-e) is a high-speed serial computer expansion bus standard. PCIe has numerous improvements over the older standards, including higher maximum system bus throughput The PCIe 2.0 standard doubles the transfer rate compared with PCIe 1.0 to 5 GT/s and the per-lane throughput PCIe 2.0 motherboard slots are fully backward compatible with PCIe v1.x cards. PCIe 2.0 cards are also generally backward compatible with PCIe 1.x motherboards, using the available
4.4K12编辑于 2022-08-14 国产板卡设计原理图：2226-基于JFM7K325T PCIeX8 四路光纤卡
一、板卡概述 板卡主芯片采用JFM7K325T FPGA，pin_to_pin兼容FPGAXC7K410T-2FFG900，支持8-Lane PCIe、64bit DDR3、四路SFP+连接器 二、功能和技术指标： 板卡功能参数内容主处理器JFM7K325T板卡标准PCI EXPRESS CARD REV. 1.1，全高，2/3长卡电气规范支持1路PCIe X8/X4 支持PCI Express PC28F128MAP30高速接口PCIeX8 4路光纤SFP+，支持万兆以太网，Aurora，RapidIO协议低速接口18路LVDS或者36路 LVTTL IO板卡尺寸177.64*111.07板卡重量光纤数据收发卡 ,隔离卡,加速计算卡,国产芯片,国产化板卡,全国产化标签: 国产化板卡, 国产芯片, 光纤数据收发卡, 隔离卡,加速计算卡, 全国产化
20710编辑于 2025-10-29- 来自专栏根究FPGA
PCIe系列第六讲、PCIe的数据链路层
数据链路层的状态 数据链路层通过物理层监控当前PCIe链路层的状态，数据链路层会处于以下3种状态： （1）、DL Interactive:物理层通知数据链路层当前PCIe链路不可用，此时PCIe链路的对端可能未连接设备或未检测到对端设备 （3）、DL Active：物理层通知数据链路层当前PCIe链路正常，此时物理层已经训练或重训练完毕。 数据链路层的管理DL_DOWN&DL_UP 当出现以下三种情况时，DL DOWN有效： （1）、无当前PCIe链路对端设备的连接 （2）、数据链路层或物理层出现了异常 （3）、软件禁用当前PCIe链路 当链路处于DL DOWN状态时，Switch和PCIe桥的上游端口，将复位相关的内部逻辑和状态，并丢弃所有正在处理的TLP，此时Switch和PCIe桥将使用hot reset的方式复位所有下游端口。 3、 Power Management DLLPs：PCIe设备使用过该组DLLPs进行电源管理，并向对端设备通知当前PCIe链路的状态，拥有保证电源管理状态机的正确运行。
4.2K12发布于 2020-07-10 - 来自专栏OpenFPGA
PCIe 5.0 标准
看下PCIe发展历程： ? PCIE相关概念： 传输速率为每秒传输量GT/s，而不是每秒位数Gbps，因为传输量包括不提供额外吞吐量的开销位； 比如 PCIe 1.x和PCIe 2.x使用8b / 10b编码方案，导致占用了20% PCIE带宽计算 PCIe 吞吐量（可用带宽）计算方法： 吞吐量 = 传输速率 * 编码方案 例如：PCI-e2.0 协议支持 5.0 GT/s，即每一条Lane 上支持每秒钟内传输 5G个Bit；但这并不意味着 PCIe 2.0协议的每一条Lane支持 5Gbps 的速率。 具体性能表现未透露，不过已知PCIe 5.0理论带宽速率是PCIe gen 4.0两倍（单通道32Gbps），毋庸置疑CXL 1.0的到来势必会大大提升平台性能。
3K10发布于 2020-06-30 - 来自专栏金融民工小曾
中国银联清算体系介绍
image 1.1 银联清算方式 银联的支付清算包括跨行清算和收单清算。 跨行清算是针对收单机构和发卡机构的清算。 收单清算是代替收单机构针对商户和收单专业化服务机构的清算。 （信息流） 77）、银联通过大额支付系统，完成收单行与发卡行清算账户的资金划拨（跨行清算）（资金流）。 3.2 银行卡收单场景解析 整个收单场景涉及以下几部分内容： 参与方 银联、发卡行、收单行、消费者、商户 账户 消费者结算账户、商户的结算账户、各机构（银联、银行）在人行的清算账户 各机构的手续费收入 银联：转接费 收单行：收单费用=总手续费-交换费-转接费 涉及系统 收单行交易终端及收单系统，中国银联银行卡信息交换系统(CUPS)，发卡行、收单行结算系统，银联清算系统，人行大、小额支付系统 3.3 银行卡收单主要处理流程 1一、联机交易处理流程 21、收单行交易系统将消费报文发送CUPS，CUPS将指令转发至发卡行。
9.3K44发布于 2018-09-14 - 来自专栏全栈程序员必看
PCI、PCIe、Mini PCIe、SATA、mSATA、M.2
PCI && PCIe (Peripheral Component Interconnect，PCI)外设部件互联标准。 PCIe x 1、x 2、x 4、x 8、x 16 尺寸不一样。 Mini PCIe 基于PCIe的总线接口，主要用于笔记本和数码设备。52Pin。 mSATA接口形状和Mini PCIe完全一致。但是引脚信号不同，两者也互不兼容。通过第 43 针脚来识别是哪种设备。 先有了 Mini PCIe 标准，然后笔记本厂商用这个口来做 Wi-Fi 卡、3G/4G 上网卡、声卡等等。 mSATA 标准出现，利用 Mini PCIe 接口传 SATA 信号。 可以把它看作标准 SATA 接口的 mini 版，而在物理接口上（也就是接口类型）是跟 Mini PCIe 接口是一样的。
20.3K12编辑于 2022-09-08 - 来自专栏陶士涵的菜地
自动发货发卡系统搭建教程
如果有需要自建一个在线发货的小店铺网站，可以参考下面的教程 前提 为了简单一点，使用的宝塔面板，喜欢自己动手的，可以忽略宝塔面板的操作。 数据库 创建数据库，用户名密码等 redis缓存数据库，先安装好 配置PHP 删除被禁用的函数 putenv proc_open pcntl_signal pcntl_alarm 安装扩展fileinfo 终端操作 拉取代码 git clone https://github.com/assimon/dujiaoka.git 编辑配置 vi .env
1.6K30编辑于 2022-11-12 - 来自专栏OpenFPGA
PCIe“拍了拍”PCI- PCI和PCIe发展历史
现在最常见的扩展槽是PCIe插槽，实际上在你看不见的计算机主板芯片内部，各种硬件控制模块大部分也是以PCIe设备的形式挂载到了一颗或者几颗PCI/PCIe设备树上。 PCI/PCIe的历史 在我们看PCIe是什么之前，我们应该要了解一下PCIe的祖先们，这样我们才能对PCIe的一些设计有了更深刻的理解，并感叹计算机技术的飞速发展和工程师们的不懈努力。 1. 16 1 4000 PCIe 2.0 x1 5 GHz 1 1 500 PCIe 2.0 x4 5 GHz 4 1 2000 PCIe 2.0 x8 5 GHz 8 1 4000 PCIe 2.0 x16 5 GHz 16 1 8000 PCIe 3.0 x1 8 GHz 1 1 1000 PCIe 3.0 x4 8 GHz 4 1 4000 PCIe 3.0 x8 8 GHz 8 1 8000 PCIe PCI express（PCIe，注意官方写法是这样，而不是PCIE或者PCI-E）诞生了，以上就是简单的PCIe诞生过程，看似简单，其实是一代代“革命者”不断追求完美才形成今天的PCIe。
1.7K40发布于 2020-07-06 - 来自专栏发卡君
发卡君Python3接口
#!/usr/bin/env python3 # -*- coding: utf-8 -*- # 需要先安装几个组件，如果缺少其他的就自行安装 # pip install requests # 引入模块 import time import json import hashlib import requests import urllib.parse # API信息查看地址：https://www.fakajun.com/api/token api_url = 'https://api.faka
1.2K00发布于 2018-10-17 - 来自专栏根究FPGA
PCIe系列第七讲、PCIe的物理层
本章将着重讲述PCIe物理层组成与操作，物理层位于数据链路层之下，可产生PLP包（Physical Layer Packet）进行管理。 ———————————————————— 从作用方面考虑：物理层位于数据链路层和PCIe链路之间，其主要作用是： 1、 发送来自数据链路层的TLP和DLLP。 ，侧重于物理电气子层，PCIe链路通过LTSSM状态机对PCIe链路进行控制和管理，逻辑子层主要完成与数据链路层的数据交换，由发送逻辑和接收逻辑组成。 由于PCIe不同的Lane中传递的数据可能存在漂移，即Skew，Byte Stripping的一个重要功能就是消除这个漂移，即De-Skew。 4、数据进入到各自Lane的加扰（Scramber模块），“加扰”后进行8b/10b编码，最后通过并串转换模块发送到PCIe链路中。
3.3K21发布于 2020-07-14 - 来自专栏金融民工小曾
一文看懂银联云闪付二维码收单机构如何改造
本文金融民工小曾向大家介绍一下收单机构如何进行改造，收单机构进行的改造主要分为两种模式，一种是银联发码模式，一种是收单机构发码模式。 (3)步骤编号4.3-4.6,银联 CUPS 向发卡方银行卡前臵发 送消费请求,发卡方银行卡前置处理完成后,返回消费应答给银联。 (2)步骤编号3.7-3.10,银联 CUPS 向发卡方银行卡前臵 发送消费请求,发卡方银行卡前置处理完成后,返回消费应答给银联。其中付款金额=初始交易金额-营销抵消交易金额。 (3)步骤编号 4.3-4.6,银联二维码处理系统通过 CUPS 向发卡方银行卡前置发送消费请求,发卡方银行卡前置处理完成后, 返回消费应答给银联。 (2)步骤编号 3.7-3.10,银联二维码处理系统通过 CUPS 向发卡方银行卡前置发送消费请求,发卡方银行卡前臵处理完成后,返回消费应答给银联。其中付款金额=初始交易金额-营销抵 消交易金额。
3.1K30发布于 2018-09-14 PCIe同步授时卡精准赋能工控系统、PCIE授时卡、PCIE同步卡、工控系统授时卡
西安同步电子科技有限公司凭借深耕时频领域的技术积累，推出SYN4632型PCIe时钟同步卡，以硬件级高精度授时能力，为工控机系统提供“原子钟级”时间基准，彻底破解工业场景的“时间焦虑”。 SYN4632型PCIe时钟同步卡从硬件架构到信号处理全面革新，直击上述痛点，为工控系统构建“全场景、高可靠、超精准”的时间同步解决方案。二、SYN4632时钟同步卡核心技术突破1. 即插即用，赋能智能化运维通过PCIe总线直接接入工控机扩展槽，无需外接电源，功耗低于6W。 SYN4632型PCIe时钟同步卡不仅是硬件模块，更是驱动工业数字化转型的“时间基石”。
38410编辑于 2025-09-22
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号