SiC 功率模块并联应用中的痛点与对策

SiC 功率模块并联应用中的痛点与对策

——从器件离散性到系统对称性的全链路工程视角

作者：臧越 | 北方倾佳电子 客户经理

面向电力电子工程师的技术分析 | 基本半导体 SiC 功率器件 · 青铜剑技术 SiC 模块驱动板 北方区域技术服务

摘要

SiC MOSFET 凭借低导通损耗、高开关速度与高结温能力，正在快速替代 Si IGBT。但当单管或单模块的电流容量不足以支撑大功率变流器时，并联成为必由之路。SiC 的高 di/dt、高 dv/dt 与对参数离散性的高敏感度，使其并联难度远高于传统 IGBT——同样的不均流，在 SiC 上更容易演变为局部过热、栅极振荡乃至器件失效。本文从静态均流、动态均流、栅极驱动与振荡、功率回路寄生参数、热设计、短路保护、测试验证七个维度，系统梳理 SiC 模块并联的工程痛点，并给出可落地的对策。

目录

为什么 SiC 并联比 IGBT 更"难"？

静态均流：导通阶段的电流分配

动态均流：开关瞬态才是真正的战场

栅极驱动与振荡：并联放大的隐患

功率回路寄生参数：对称性决定均流上限

热设计：结温一致性是均流的"地基"

短路保护与故障下的均流

测试与验证：用数据闭环设计

结语：并联是一项系统工程

一、为什么 SiC 并联比 IGBT 更"难"？

在与北方区域客户的现场技术对接中，臧越遇到最频繁的一个问题是："我把两个 SiC 模块按 IGBT 的老经验并起来，为什么电流分配差这么多，甚至炸管？"答案的根源在于 SiC 的器件物理特性与开关行为，与硅基 IGBT 有本质差异。

并联的核心目标只有一句话：让每一个并联支路在静态导通和动态开关的全过程中，都承担尽可能接近的电流与损耗。任何不均衡，都会让某一颗器件提前到达结温上限，形成"短板效应"——系统的实际可用容量，由最热的那一颗器件决定，而不是并联颗数的简单叠加。

SiC 之所以更难，可以归结为四个放大因素：

开关速度更快。 SiC MOSFET 的 di/dt 与 dv/dt 通常是同等级 IGBT 的数倍。开关瞬态被压缩到几十纳秒，任何回路电感、时序的微小差异都被放大为显著的动态电流偏差。

阈值电压更低、且离散。 SiC 的 Vth 一般在 2~4V，远低于 IGBT，且批次间离散性相对更明显。并联时 Vth 较低的器件先开通、后关断，承担更多开关损耗。

跨导更高、转移特性更陡。 相同的 ΔVgs 在 SiC 上引起更大的 ΔId，使得驱动回路的不一致更容易转化为电流不均。

短路耐受时间更短。 SiC MOSFET 的短路耐受时间通常仅 2~3μs，而 IGBT 可达 10μs 量级。并联故障状态下留给保护动作的窗口被大幅压缩。

理解了这四个放大因素，后续所有对策的逻辑就清晰了：要么减小离散性（器件层面），要么提升对称性（系统层面），要么增强容错（驱动与保护层面）。

一个共识

SiC 并联不是"把器件并起来"那么简单，而是一项系统工程：器件配对、栅极驱动、母排布局、散热结构、保护策略必须协同设计。任何单一环节的短板，都会拖垮整体均流表现。

二、静态均流：导通阶段的电流分配

2.1 痛点：RDS(on) 与 Vth 离散导致稳态电流偏差

静态均流指器件完全导通后，稳态导通电流的分配。并联支路电流分配主要由各器件的导通压降决定：导通电阻 RDS(on) 越小的器件，流过的电流越大。

好消息是：SiC MOSFET 的 RDS(on) 具有正温度系数（PTC）。 电流大的器件温度升高，RDS(on) 随之增大，从而把一部分电流"推"给相邻器件——这是一种天然的负反馈自均衡机制，对静态均流有利。这一点与 IGBT 并联依赖正温度系数是相通的。

坏消息是： RDS(on) 的初始离散性、芯片结温的不一致，仍会造成可观的稳态电流偏差。尤其在低温启动、或散热条件不对称时，自均衡尚未充分建立，偏差更明显。此外，SiC 的 RDS(on) 温度系数虽为正，但其曲线在不同栅压、不同电流密度下斜率不同，均衡能力并非恒定。

2.2 对策

器件配对（Binning）。 对同一并联组内的器件按 RDS(on) 和 Vth 进行分档配对。原厂出货的同一批次、相近档位的模块，离散性已得到控制——这也是臧越在为北方客户做选型时，优先建议采用同批次、同档位基本半导体 SiC 模块的原因，可以从源头压缩离散度。

充分利用 PTC 自均衡。 设计上保证各并联模块的散热路径热阻一致，让正温度系数机制有效发挥，避免某一颗因散热差而"热失控式"地长期承担大电流。

静态降额。 并联系统的总电流额定值，应在单管额定基础上乘以并联降额系数（典型 0.85~0.9），为离散性与不均衡预留裕量，而非按颗数线性叠加。

三、动态均流：开关瞬态才是真正的战场

3.1 痛点：时序偏差与开关损耗失衡

动态均流指开关瞬态（开通、关断）过程中的电流分配，这是 SiC 并联中最棘手、也最容易被低估的环节。与静态不同，动态不均流由多重因素叠加，且彼此耦合：

阈值电压 Vth 离散。 Vth 低的器件先开通、后关断，在开关交叠期内承担更大的瞬时电流和更多的开关损耗。

跨导 gm 与转移特性差异。 相同驱动下电流上升斜率不同，造成 di/dt 失配。

结电容失配。 Ciss、Crss、Coss 的差异改变各器件的开关速度与米勒平台时长，直接影响时序。

栅极回路与功率回路寄生电感不对称。 这是动态不均流最主要的系统性来源——下文专题展开。

关键认知： 动态不均流的危害不仅是损耗失衡。开通时序的差异会导致先导通的器件瞬间承担全部负载电流尖峰；关断时序差异则让后关断的器件承受更高的关断过电压。在 SiC 的高 di/dt 下，这些尖峰叠加母排电感产生的电压过冲，可能直接触及器件的雪崩或栅氧极限。

3.2 对策

对称化是第一原则。 功率回路与驱动回路的物理对称，是动态均流的根本保障，优先级高于任何补偿手段（详见第四、五章）。

共用驱动 + 独立栅极电阻。 并联器件由同一驱动信号源驱动以保证时序同步，但每颗器件配置独立的栅极电阻（Rg），用于抑制器件间的栅极环流与振荡，并在一定程度上吸收 Vth 差异。

适度放慢开关速度。 在损耗可接受的前提下，适当增大 Rg 降低 di/dt、dv/dt，可显著缓解时序敏感性。这是一个动态均流裕度与开关损耗之间的工程折中。

开尔文源极（Kelvin Source）。 采用带辅助源极端子的模块，将驱动回路与主功率回路在源极处解耦，消除共源电感对驱动的负反馈干扰——这是 SiC 模块并联近乎"标配"的措施。

四、栅极驱动与振荡：并联放大的隐患

4.1 痛点一：共源电感引发的驱动负反馈

共源电感（Common Source Inductance，CSI）是主功率电流回路与栅极驱动回路共享的那一段源极电感。当主电流快速变化时，CSI 上产生的感应电压 L·di/dt 会直接叠加在栅源极之间，反向削弱有效驱动电压，拖慢开关速度并恶化均流。SiC 的高 di/dt 让这一效应远比 IGBT 严重。

4.2 痛点二：栅极振荡与器件间环流

多颗 SiC 器件并联时，各自的栅极电容与回路电感、互连寄生电感构成多个 LC 谐振网络。由于 SiC 开关沿极陡，激励频谱很宽，极易激起栅极振荡（Gate Ringing）。振荡轻则增大 EMI 与损耗，重则使 Vgs 瞬时超过栅氧耐压、或跌破阈值造成误开通/误关断。并联颗数越多，谐振模式越复杂，环流路径越多，问题越突出。

4.3 痛点三：桥臂串扰（Crosstalk）

半桥结构中，一管开关产生的 dv/dt 通过米勒电容 Crss 耦合到对管栅极，可能造成对管误导通。SiC 的高 dv/dt 与低 Vth 使串扰风险显著高于 IGBT，并联后多颗对管同时被扰动，后果被进一步放大。

4.4 对策：驱动板是均流成败的关键一环

如果说器件决定了并联的"下限"，那么驱动设计很大程度上决定了并联能达到的"上限"。臧越在北方市场推广 SiC 方案时，反复向工程师强调一点：并联系统的驱动板不能沿用单管驱动的简单思路，而要按"多路同步、独立阻尼、强抗扰"的标准来设计。具体对策包括：

独立栅极电阻 + 独立栅极回路。 每颗器件独立 Rg（可进一步区分开通 Rg(on) 与关断 Rg(off)），切断器件间的栅极环流路径，抑制谐振。

栅极回路阻尼与铁氧体磁珠。 在栅极回路串入小阻值阻尼或磁珠，衰减高频振荡，但需权衡对开关速度的影响。

负压关断。 采用 -3V~-5V 的负压关断，拉开 Vgs 与 Vth 的距离，有效抑制 dv/dt 串扰导致的误开通，这对低 Vth 的 SiC 尤为必要。

充足且一致的驱动能力。 并联意味着总栅极电荷成倍增加，驱动级的峰值拉/灌电流必须足够，且各路驱动延时、上升沿一致，才能保证开关时序同步。

驱动板布局的对称性。 各路驱动到对应器件栅极/源极的走线长度、阻抗尽量一致，从源头减少时序偏差。

选型视角

正因为并联对驱动提出了上述系统性要求，臧越在为北方客户做方案匹配时，通常会把驱动板与功率模块作为一个整体来选型，而非分别采购后"凑"在一起。青铜剑技术面向 SiC 模块开发的驱动板，在多路同步驱动、负压关断、有源钳位、退饱和保护与短路软关断等环节做了针对性设计，与基本半导体的 SiC 模块在端子定义、驱动参数上的适配度较高，这在并联场景下能减少大量现场调试反复。当然，无论选用何种品牌，上述驱动设计原则都是通用且必须满足的。

五、功率回路寄生参数：对称性决定均流上限

5.1 痛点：换流回路电感不对称

并联器件之间的电流分配，在动态过程中极大程度上由各支路换流回路的寄生电感决定。电感小的支路 di/dt 大、电流上升快，在开通瞬间抢占更多电流；反之亦然。哪怕是几纳亨的差异，在 SiC 的高 di/dt 下也会造成显著的瞬时电流偏差。

寄生电感的不对称主要来自：直流母排（busbar）布局、模块到母排的连接、直流支撑电容到各模块的路径、以及输出端到负载/汇流点的走线。在多模块并联时，处于母排不同位置的模块，其回路阻抗天然不同。

5.2 对策：把"对称"做到极致

叠层母排（Laminated Busbar）。 采用正负极紧密叠层的母排结构，既最小化总回路电感，又通过对称设计使各并联模块的换流回路电感尽量一致。这是大功率 SiC 并联的主流做法。

对称拓扑布局。 并联模块相对于直流电容与输出汇流点呈几何对称排布（如镜像、星形对称），确保每条支路"看到"的阻抗相同。避免菊花链式串接造成的递进式阻抗差。

对称的直流电容配置。 为每个模块或每组模块就近配置去耦/支撑电容，缩短并均衡高频换流路径。

输出对称汇流。 各支路输出经等长、等阻抗路径汇流，必要时引入小的支路串联电感做主动均衡（以损耗换均流，需谨慎）。

六、热设计：结温一致性是均流的"地基"

6.1 痛点：热与电的正反馈耦合

均流与散热是相互耦合的：不均流导致某颗器件损耗更高、结温更高；而结温差异又会通过 Vth（负温度系数，高温下更低）进一步改变动态时序，可能加剧不均。静态上 RDS(on) 的正温度系数是负反馈（有利），动态上 Vth 的负温度系数却可能是正反馈（不利）——两者方向相反，使热-电耦合呈现复杂行为。

此外，模块在散热器上的物理位置不同（如靠近进风口 vs 出风口），冷却条件不一致，会从外部强行制造结温梯度，即使器件本身配对良好，也会被散热不均所破坏。

6.2 对策

热阻匹配与对称散热。 保证各并联模块到冷却介质的热阻一致；液冷流道、风冷风道设计上让各模块获得均等的冷却能力，避免"上下游温差"。

结温在线监测。 利用模块内置的 NTC 或基于 Vsd/Vgs 的结温估算，监测各模块温度分布，作为均流健康度的诊断依据。

热界面材料（TIM）一致性。 TIM 涂覆厚度、压装力矩的一致性直接影响接触热阻，装配工艺需标准化。

降额留裕。 以最热器件为基准设定系统工作点，结温裕量是并联可靠性的最后一道防线。

七、短路保护与故障下的均流

正常工况的均流之外，故障工况（尤其短路）是并联可靠性的极限考验。SiC 短路耐受时间仅 2~3μs，且并联时短路电流可能不均匀地集中于某一颗器件，使其更快失效。

7.1 痛点

短路检测窗口极短。 退饱和（Desat）检测必须在数微秒内完成判断与动作，留给延时与误判的余量极小。

故障电流分配不均。 短路瞬间，Vth/速度较"激进"的器件可能率先承担更大故障电流，形成局部热点。

硬关断过电压。 大故障电流被快速关断时，母排电感产生的过电压尖峰在并联系统中更难控制。

7.2 对策

退饱和检测 + 软关断。 检测到短路后采用软关断（Soft Turn-Off），降低关断 di/dt，把过电压控制在安全范围内，避免二次失效。

有源钳位（Active Clamp）。 在关断过电压超限时，通过有源钳位把能量泄放回栅极，限制 Vds 尖峰，保护并联器件。

米勒钳位 / 负压。 防止故障扰动下的误导通，保证关断的并联器件可靠维持在关断状态。

这些保护功能的实现质量，高度依赖驱动板。臧越在现场常提醒工程师：并联系统的保护不是"单管保护的并联"，而要考虑故障电流在多颗器件间的分配与时序，退饱和阈值、消隐时间（blanking）、软关断速率都需要针对并联场景重新整定。青铜剑技术驱动板在退饱和保护与软关断、有源钳位上的集成化设计，正是面向这一类高可靠场景。

八、测试与验证：用数据闭环设计

再完善的设计也需要实测验证。SiC 并联的验证不能止于"能跑"，而要量化均流程度。

双脉冲测试（DPT）。 对并联系统做双脉冲测试，用同轴分流器或高带宽电流探头分别测量各支路电流，定量评估开通/关断瞬态的动态均流偏差与时序错位。

稳态均流测试。 在额定与过载工况下测量各支路稳态电流分配，核验静态均流与 PTC 自均衡是否生效。

结温分布验证。 热成像或内置传感器测量各模块结温，作为均流综合表现的最终指标。

栅极波形与振荡评估。 测量各路 Vgs 波形，确认无超压、无误触发、振荡收敛。

一个务实的建议

并联设计的迭代成本不低，尤其大功率场景的样机验证。臧越的经验是：在方案早期就让模块、驱动板、母排作为一个"经过验证的组合"进入设计，比后期为不均流问题反复改板更省时间和成本。北方倾佳电子在区域内为客户提供基本半导体 SiC 模块与青铜剑技术驱动板的选型适配与技术支持，目的也正是帮助工程师把并联验证的反复次数降到最低——但这一切的前提，仍然是本文所述的对称性、驱动、热设计等基本工程原则被正确执行。

九、结语：并联是一项系统工程

SiC 功率模块并联的全部难点，最终都可以收敛到三个关键词：离散性、对称性、容错性。器件层面压缩离散性（配对、降额），系统层面做足对称性（母排、驱动、散热），驱动与保护层面强化容错性（独立 Rg、负压、退饱和、软关断）——三者协同，才能把并联的纸面容量真正转化为可靠的系统容量。

SiC 替代 IGBT 是大势所趋，但"用 SiC"和"用好 SiC"之间，隔着的正是这些并联应用中的工程细节。作为深耕北方市场、代理基本半导体 SiC 功率器件与青铜剑技术 SiC 模块驱动板的技术服务方，臧越与北方倾佳电子团队希望本文能为正在推进 SiC 并联设计的工程师提供一份清晰的痛点地图与对策清单。技术中立地讲，无论最终选用哪家器件与驱动，把对称性做到极致、把驱动按并联标准设计、把热设计当作地基对待，都是 SiC 并联成功的不二法门。

技术交流与 SiC 并联方案选型支持 · 北方倾佳电子 客户经理 臧越