基于Aldec的cocotb模拟

Question

我正在做一些EDA工具测试与cocotb作为测试平台。我正在用icarus和verilator运行模拟，没有问题，然而，用Aldec我在"runsim.tcl“上遇到了问题。

控制台的输出为

 Welcome to VSIMSA!
 This message was printed from `startup.do' macro file.

 runsim.tcl(5) error: parse error
 @if [string length<--
 make[1]: *** [/c/users/mehdi/anaconda3/lib/site-packages/cocotb/share/makefiles/simulators/Makefile.aldec:176: results.xml] Error 1
 make[1]: Leaving directory '/c/Users/Mehdi/testcocotbVerilator'
 make: *** [c:\users\mehdi\anaconda3\lib\site-packages\cocotb\share\makefiles/Makefile.sim:82: sim] Error 2

如果有人能建议我如何解决这个问题，我将不胜感激。

Answer 1

你的标签上写着active-hdl -那么你应该使用cocotb master的新SIM=activehdl。SIM=aldec是针对Riviera-PRO的。