外设寄存器在STM32中的什么位置？它们是在皮层-m核心还是在外围单元本身？

Question

我有两个问题。memory region of the cortex-m core cpu 1- stm32微控制器的内存是在cortex-m内核内还是在其外部？如果它在皮质核心内部，为什么它没有显示在皮质-m核心通用用户指南的框图中？block diagram of the cortex-m core

2-我正在尝试理解stm32架构，但我面临着一个模棱两可的问题。usart block diagram

正如你在图片中看到的，参考手册说USART单元有一些寄存器(即数据寄存器)。但这些寄存器也存在于皮质-m核心的存储区(如果第一个问题的答案是“内部”).where，它们真的存在吗？每个寄存器是否有两个寄存器？或者它们驻留在皮层-m核心或外周本身？它与内存映射的i/o定义有关吗？

Answer 1

CPU核心中唯一的存储是寄存器(包括通用和专用寄存器)。其他一切都是外部的，包括RAM和ROM。

外设控制寄存器基本上存在于外设内部。然而，CPU访问它们的方式与访问RAM或ROM的方式相同；这就是内存映射的含义，它向您显示哪些地址指的是RAM、ROM、外设寄存器和其他内容。(请注意，内存映射的大部分都是未使用的-32位地址空间能够寻址4 4GB的内存，据我所知，没有微控制器有这么大的存储空间。)适当的组件根据地址‘响应’存储器总线上的读和写请求。

就基本概述而言，内存映射IO上的Wikipedia page相当不错。

请注意，这些都不是Cortex-M所特有的。几乎所有现代微处理器设计都使用内存映射。还要注意，Cortex-M的实际总线体系结构相当复杂，因此您从Wikipedia文章中获得的任何理解都将是对真正实现的抽象。

Answer 2

外围设备通过总线连接到内核。地址解码器知道由特定总线处理哪个地址。

不仅外围设备通过总线连接。记忆是以同样的方式连接在一起的。总线通过网桥互连。那些桥知道如何指挥交通。

从核心的观点来看，外围寄存器的工作方式与存储单元相同。

那缝隙呢？通常，如果地址解码器不理解地址，它将生成异常-硬件错误(在ARM术语中称为HardFault)

细节非常复杂，除非你要设计自己的芯片，否则寄存器级程序员不需要。

Answer 3

请看下图，其中显示了STM32 Cortex-M4处理器的框图。我已经突出显示了CPU核心(左上角)；以及您可以在微控制器中找到的其他组件。

​

​

CPU“核心”，顾名思义，就是“核心”；但微控制器还集成了闪存、RAM和许多外围设备；核心之外的几乎所有东西(调试线路除外)都是通过总线矩阵访问的，ROM、RAM和集成外围设备也是如此。

请注意，“微处理器”和“微控制器”之间的主要区别是后者在板上有专用的外围设备。

STM32设备上的外围设备由中央处理器通过内存映射I/O进行访问，请看下图：

​

​

正如您所看到的，尽管地址空间是从0x00000000到0xFFFFFFF的线性地址空间，但地址空间被划分为“段”，f.e.，程序存储器从0x00000000开始，SRAM在0x20000000，外设在0x40000000。特定的外设寄存器可以通过位于距基址的特定偏移量的指针来读取/写入。

对于该器件，USARTS映射到APB1区域，因此在地址范围0x40000000-0x4000A000中。请注意，不同设备的实际外设地址可能不同。