Diamond/ModelSim路由后时序仿真问题

Question

我是TinyFPGA的新手，所以我需要一点帮助！我正在做一个用于传感器和执行器的小型现场可编程门阵列项目，每个tinyFPGA提供一个8位数字传感器输入，以及一个具有不同操作模式(开/关、脉宽调制和脉冲)的4个执行器输出-它们使用WS2811像素“协议在环形中串行互连，并由ESP32截获。我已经成功地构建了一个相当不错的系统仿真测试平台，它成功地在RTL级验证了设计的3个相互连接的实例(我的全新RYZEN 7机器需要4个小时才能完成：-)。下一步，我想做的是做布线后仿真来验证时间-这里我卡住了。我使用的是点阵钻石和“内置”ModelSim。我希望所有的测试台逻辑都是RTL模拟的，而实际的FPGA设计实例是布线后/时间模拟的。由晶格钻石生成的modelsim的.mdo脚本如下所示：

if {![file exists “C:/Users/jonas/OneDrive/Projects/ModelRailway/GenericJMRIdecoder/hardware/Satelites_CRC_2/timing/timing.mpf”]} {
project new “C:/Users/jonas/OneDrive/Projects/ModelRailway/GenericJMRIdecoder/hardware/Satelites_CRC_2/timing” timing
project addfile “C:/Users/jonas/OneDrive/Projects/ModelRailway/GenericJMRIdecoder/hardware/Satelites_CRC_2/impl1/genericIOSatelite_impl1_vo.vo”
project addfile “C:/Users/jonas/OneDrive/Projects/ModelRailway/GenericJMRIdecoder/hardware/Satelites_CRC_2/genericIOSatelite_TB.v”
vlib work
vdel -lib work -all
vlib work
vlog +incdir+C:/Users/jonas/OneDrive/Projects/ModelRailway/GenericJMRIdecoder/hardware/Satelites_CRC_2/impl1 -work work “C:/Users/jonas/OneDrive/Projects/ModelRailway/GenericJMRIdecoder/hardware/Satelites_CRC_2/impl1/genericIOSatelite_impl1_vo.vo”
vlog +incdir+C:/Users/jonas/OneDrive/Projects/ModelRailway/GenericJMRIdecoder/hardware/Satelites_CRC_2 -work work “C:/Users/jonas/OneDrive/Projects/ModelRailway/GenericJMRIdecoder/hardware/Satelites_CRC_2/genericIOSatelite_TB.v”
} else {
project open “C:/Users/jonas/OneDrive/Projects/ModelRailway/GenericJMRIdecoder/hardware/Satelites_CRC_2/timing/timing”
project compileoutofdate
}
vsim -L work -L pmi_work -L ovi_machxo2 +transport_path_delays +transport_int_delays genericIOSatelite_TB -sdfmax /genericIOSatelite_TB/DUT0=C:/Users/jonas/OneDrive/Projects/ModelRailway/GenericJMRIdecoder/hardware/Satelites_CRC_2/impl1/genericIOSatelite_impl1_vo.sdf
view wave
add wave /*
run 1000ns

其中“genericIOSatelite_impl1_vo.vo”是我的布线和放置的现场可编程门阵列设计，“genericIOSatelite_TB.v”是我的测试台，“genericIOSatelite_impl1_vo.sdf”是我的现场可编程门阵列设计的时序数据库，“/genericIOSatelite_TB/DUT0”是现场可编程门阵列设计的三个测试床实例中的一个(最终我希望用时序模拟所有这三个实例，但这是一个问题)。

现在我得到了以下错误：…

Loading instances from C:/Users/jonas/OneDrive/Projects/ModelRailway/GenericJMRIdecoder/hardware/Satelites_CRC_2/impl1/genericIOSatelite_impl1_vo.sdf
** Error (suppressible): (vsim-SDF-3250) C:/Users/jonas/OneDrive/Projects/ModelRailway/GenericJMRIdecoder/hardware/Satelites_CRC_2/impl1/genericIOSatelite_impl1_vo.sdf(7071): Failed to find INSTANCE ‘SLICE_303’.
** Error (suppressible): (vsim-SDF-3250) C:/Users/jonas/OneDrive/Projects/ModelRailway/GenericJMRIdecoder/hardware/Satelites_CRC_2/impl1/genericIOSatelite_impl1_vo.sdf(7082): Failed to find INSTANCE ‘SLICE_304’.

和100‘ds更多的像这样的…错误但是当我看到第一个错误：“找不到实例‘SLICE_303’”时，我不理解这个问题，我可以清楚地看到“genericIOSatelite_impl1_vo.sdf”和“genericIOSatelite_impl1_vo.vo”中的“SLICE_303”实例：

“genericIOSatelite_impl1_vo.sdf”：

.
.
.
(CELL
(CELLTYPE “SLICE_303”)
(INSTANCE SLICE_303)
(DELAY
(ABSOLUTE
(IOPATH B0 F1 (635:710:786)(635:710:786))
(IOPATH A0 F1 (635:710:786)(635:710:786))
(IOPATH FCI F1 (459:514:569)(459:514:569))
)
)
)
.
.
.

“genericIOSatelite_impl1_vo.vo”：

.
.
.
SLICE_303 SLICE_303( .B0(control_7_adj_1162), .A0(cnt_9_adj_1170),
.FCI(n4958), .F1(n312));
.
.
.

我非常想得到关于我在这里做错了什么的建议，使用具有133 MHZ频率和7 7ns周期的内置OSCH，我相信这将是一个令人放心的布线后/布局模拟@最糟糕的时间。

致以最好的问候/乔纳斯

Answer 1

这似乎是ModelSim中的一个错误，正如下面的文章所建议的：https://www.intel.com/content/www/us/en/support/programmable/articles/000084538.html -sdfnoerror -sdfnowarn似乎解决了这个问题-但不是很有把握就能解决这个问题:-(