我们正试图在FPGA上构建一个前向卷积神经网络。我们构建的配置是基于LeNet-5架构的。
在第一个卷积层中,没有问题。只有一个输入(照片),并给出6个输出(6个特征图)和6 (5*5)过滤器。
顺便说一句,我们在spyder-tensorflow等上训练了我们的网络和数据。
但在第二卷积层,有6个输入(这是第一个最大池层的输出)和16个带有16 (5*5*6)滤波器的输出。我们的研究告诉我们:“你有6个输入和(5*5)个深度为6的滤波器。这意味着每个输入都对应滤波器的相邻深度。在卷积结束时,你可以将所有乘法结果相加,这样1个滤波器只有1个输出。”
但是在这个过程中,我们将对乘法结果求和。
在python/spyder/tensorflow中,conv2d函数做了一些事情,我们得到了结果。但在硬件方面,我必须知道这是如何进行的。
谢谢你的帮助。对不起,我的英语。
发布于 2019-10-27 20:11:15
花点时间看看这个:
http://cs231n.github.io/assets/conv-demo/index.html
我发现这个gif在学习如何详细计算和完成卷积时非常有帮助。希望这能帮助你理解它是如何在“硬件”中进行的。
https://stackoverflow.com/questions/58571239
复制相似问题