使用VIVADO HLS进行联合仿真

Question

Xilinx系统生成器可用于原始MATLAB参考模型和实际HW板之间的联合仿真。在VIVADO HLS中，我们可以按照类似的步骤在原始C++参考模型(在HDL语言的数据类型和算法优化之前)和实际的HW板之间进行协同仿真吗？

Answer 1

是的，我们可以!如果您已经有了C++参考模型，您可以将其结果与在FPGA上加速的主机和设备端代码进行比较。我使用OpenCL中的主机/设备术语，这也是Vitis当前用于C++ FPGA内核的术语。通常，所有进出PCIe的缓冲区处理都由主机端代码完成，而数据则由设备端代码操作。Vitis和SDAccel (早期版本)流程具有用于FPGA的代码的软件仿真以及硬件仿真，硬件仿真实际上是由xsim对代码的主机和设备部分进行的联合仿真。最后，您可以在实际的硬件板上运行编译成比特流的FPGA (例如，AWS F1实例)。你可以将你的C++原始模型与2次仿真和实际执行进行比较。