从大师的时钟拉伸中恢复I2C

Question

在时钟拉伸中，如果从站将时钟线保持在较低的位置，则主站应等待对线路上的任何ACK作出结论。由于从站可以在任何时候释放时钟信号，如果从站释放时钟，例如主时钟周期的3/4，我们如何解释SDA线值？让我举一个例子来说明

• 考虑一个具有100 kHz时钟速率(10 us周期)的kHz主处理器。
• 当主信号传输时，每5us就有一个上升的SCL边缘。
• 在ACK期间，假设从服务器将SCL线保持在ACK周期的第一个7.5us的低位
• 在7.5中，假设从服务器在发送SDA low时释放SCL。
• 在这种情况下，SCL线将为2.5我们高，然后再下降，然后继续其10个美国周期。
• 此外，假设奴隶允许SDA在SCL的下一个上升边缘(也就是它在7.5 us以下保持较低的SDA )之前上升到较高的位置。
• SCL的哪个上升边表示有效的SDA值？
  • 这是否是第一个上升的边缘( SCL仅在2.5美元时保持在高位)？
  • 或者是整个SCL时钟周期的第二个上升边缘(5 us低，5 us高)？

​

Answer 1

我认为你的前提一开始是错误的。对于100 the时钟，SCL上的上升边缘每10 uS发生一次.因此，没有第二上升边缘是值得关注的。