verilog在modelsim中的仿真结果

Question

对于我的任务，我需要在日志文件中获取模型中的verilog模拟结果。我已经拍摄了波形窗口的截图。除此之外，我还从成绩单窗口取出了打印件。

有没有办法将记录保存到日志文件中？

请解释用于存储verilog模拟结果的命令。

Answer 1

.vcd文件是IEEE1364-1995标准文件，包含所有用于调试仿真的仿真波形信息。它包含设计中的所有信号，因此如果需要在波形窗口中添加信号，则不需要重新运行模拟。

要创建.vcd文件，请执行以下操作：

1)成功地在文本窗口中编译和加载设计。

2)指定VCD文件名

• 语法: vcd文件.vcd

3)使VCD能够在所需实例下转储信号

• 语法: vcd添加/*

注意:此命令不转储子实例的信号。

                  Enable VCD for encrypted instances will generate warnings

4)运行仿真生成VCD数据库。

5)退出仿真

• 语法:退出sim

为了能够在Modelsim波形窗口中显示.vcd文件中的信号：

  1)    Convert VCD to WLF format in ModelSim

• 语法: vcd2wlf

注意:如果转换失败，大多数情况下它是由不存在的实例路径引起的.确保步骤3中指定的所需实例路径正确。

2)退出当前的ModelSim会话( ModelSim生成适当的VCD文件所需的)

3) ModelSim会话并打开步骤1中创建的WLF文件。

• 文件菜单->打开-> file2.wlf

4)在“对象”窗口中选择要调试的信号并将其添加到“波形”窗口中。

答案是从692.html收到的