Verilog HDL？运算符

Question

在Verilog做什么？

对于例:下面的命令意味着什么？

input first_din;
input  [7:0]   din;
output [127:0] parity;
reg    [127:0] parity;
wire   [7:0]   feedback;

assign feedback = din ^ (first_din ? 8'b0 : parity[127:120]);

Answer 1

在这段代码中，?是“条件运算符”(?:)的一部分。请参阅免费IEEEST1800-2012，表11-1-操作符和数据类型.它被用来模拟多路复用器。在您的示例中，first_din是select，8'b0和parity[127:120]是数据输入。

Answer 2

类似于C中的？：运算符，这个运算符的工作方式是简单的，如果是else块的话。

 b  =  exp. a   ?   value_1  :  value_2

等于

if ( exp. a )//if true
    b = value_1;
else 
    b = value_2;

Answer 3

这就像一个典型的2比1复用器。

投入:A、B、SEL

产出: OUT

职能：

IF (SEL = 1) THEN OUT = B , ELSE OUT = A

OUT = SEL ? B : A ;  

警告:如果SEL =Z(高阻抗或浮动)，则OUT =A

这是典型的复用器2对1的主要区别。

典型的复用器2对1的功能是：

IF (SEL = 1) THEN OUT = B , ELSE IF(SEL = 0) OUT = A ;