问您能在UVM中为单个寄存器设置uvm_backdoor访问吗？
EN

Stack Overflow用户

提问于 2016-06-16 14:54:43

回答 1查看 2.7K关注 0票数 0

我正在尝试使用add_hdl_path和add_hdl_path_slice方法来为我们的寄存器包中的特定寄存器配置后门访问。

您可以为单个寄存器设置uvm_backdoor，还是需要设置整个寄存器映射？

我得到了这样的错误：块没有为抽象'RTL'.定义hdl路径。

它似乎在为其父uvm_reg_block寻找hdl路径的"RTL“队列。

回答已采纳

发布于 2016-06-17 17:05:14

您可以为reg模型的最顶层包装器设置hdl路径。在此之后，您可以设置单个寄存器的相对路径，并且您应该能够单独访问寄存器。

top_reg_block.set_hdl_path_root("top_tb")；

个人登记册

top_reg_block.block_level.reg.add_hdl_path_slice("dut.block.reg"，0，1)；

或

Top_reg_block.block_level.reg.add_hdl_path({{“dut.block.reg”，0，1} )；

票数 0

页面原文内容由Stack Overflow提供。腾讯云小微IT领域专用引擎提供翻译支持

原文链接：

https://stackoverflow.com/questions/37862694

复制

相似问题

问您能在UVM中为单个寄存器设置uvm_backdoor访问吗？EN