内存屏障/栅栏如何抑制CPU执行指令重排序？

Question

据我所知，编译器和CPU都可以执行指令重排序。所谓“由CPU执行”，我的意思是我不关心由编译器完成的指令重新排序，以及由存储缓冲区和CPU缓存引起的重新排序。对于由存储缓冲区和CPU缓存引起的重新排序(这在这文章中已经讨论过)，我已经了解了内存屏障如何阻止这种重新排序(内存重新排序)。

我在乎的是这样的重新排序：

源代码：

data=1; //statement1
ready=true;//statement2

但是，运行在ThreadA上的CPU0按照以下顺序执行上述代码：

ready=true;//statement2
data=1; //statement1

也就是说，CPU重新排序指令，这将导致实际执行顺序与源代码指定的顺序不同。正如我们所知道的，如果我们想要保持源代码的顺序，我们可以求助于内存屏障(或栅栏)，如：

新的源代码：

data=1; //statement1
smp_wb();//Insert a write barrier here!
ready=true;//statement2

所以我的问题来了:记忆障碍是如何抑制指令重排的？

Answer 1

@Tsyvarev是正确的，它是处理器(或处理器族)特定的。例如，在ARM下，DMB(内存屏障)会导致CPU管道的阻塞，以确保排序(防止重新排序)，正如其文档所述：

图1显示了用于通过延迟管道来确保内存排序的DMB指令。