当MCU在断点停止时意外的DRAM行为
当MCU在断点停止时意外的DRAM行为
提问于 2015-12-01 14:13:54
我目前正在研究一个飞思卡尔Vybrid (VF6xx)单片机，试图配置一个外部的LPDDR2 DRAM芯片。
我正在经历一些来自DRAM (映射到0x8000_0000的内存)的奇怪行为:当在断点停止时，每次在调试器中从它读取时，DRAM似乎仍然会改变。
有人知道是什么原因导致的吗？
干杯!
回答 1
Stack Overflow用户
回答已采纳
发布于 2015-12-07 11:22:59
我最终找到了这个问题的答案。
事实证明，DRAM设置定义了错误的地址引脚。制造商为定义此位的寄存器提供了一个建议值，但事实证明这是错误的。
对于未来的谷歌员工: Vybrid参考手册修订版7&8建议DDRMC_CR73APREBIT=0xA同时适用于DDR3和LPDDR2。此指定DDR_A 10/CA10 10作为地址引脚。JEDEC标准将DDR_A0/CA0指定为地址引脚，因此正确的值应为：DDRMC_CR73APREBIT=0x0.
页面原文内容由Stack Overflow提供。腾讯云小微IT领域专用引擎提供翻译支持
原文链接：
https://stackoverflow.com/questions/34022533
复制相关文章
相似问题
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号