通过FPGA和1/0引脚连接Parallela板和rPI的堆栈

Question

我想把我的Pi和Parallella合二为一，使Pi做GPU侧和Parallella堆栈，这是由第三个Parallella控制的。

我认为最好的方法是通过FPGA。这有可能也是个好办法吗？

此外，我应该使用什么样的结构，以及应该如何开始实现它？

我知道很少的VHDL和Verilog，不想使用付费软件。

我渴望学习，并有很多时间去做，虽然没有“简单但糟糕的解决方案”。

完成后，我将在Git上加载这个项目。

Answer 1

解决方案取决于带宽和延迟需求。您是对的，FPGA提供了最大的带宽和最低的延迟。但是，你真的需要这么好的表现吗？也许USB或以太网连接已经足够好了。

对于FPGA解决方案，将次级pi和parallella视为主pi的两个外围设备，并为它们分配不同的地址空间。三个设备之间的通信基于主pi发起的轮询。FPGA应将数据/地址总线上的信令传递给具有兼容I/O时序的两个外围设备。外围设备将FPGA视为RAM，并应尽最大努力聆听任何数据/控件。如果外围设备不能实时响应，FPGA应该缓冲数据/控制信号。

总的来说，这是一项非常艰巨的工作。如果FPGA解决方案有效，我想看看源代码。