ModelSIM :用VHDL调试信号

Question

我正在使用一个VHDL代码来调试我的设计，在ModelSim上的模拟中我应该能够看到很多信号。

我的问题是，是否有必要在我的顶级实体上声明输出，这样我就可以将它们连接到这些内部信号，还是有其他方法从ModelSim访问它们？

Answer 1

如果您可以交互式地评估您的设计模型，

您能否使用波形转储显示来调试您的设计？您通常可以查看设计层次结构中的任何节点。

如果您需要算法访问或编程访问来验证

您的Modelsim -2008兼容吗？为了在未合成的testbench或块中进行验证，您可以使用外部名称。

参见IEEE Std 1076-2008，8.2外部名称。您可以通过提供路径名来访问信号、变量和常量。外部名称也被描述在彼得阿森登和Jim Lewis的书VHDL 2008只是新的东西，第二章。

Modelsim中的

这里有show命令，它可以访问信号、进程、常量、变量和实体。参见Modelsim参考手册，命令，显示。命令可以从命令行或宏文件中输入。