问NAND和NOT算子
EN

Stack Overflow用户

提问于 2014-10-05 01:15:40

回答 1查看 423关注 0票数 0

我想转换成NAND和NOT门仅在Verilog以下。

A & B | C

我在Verilog试了以下几种方法：

A &~ B &~ ~C

但是，在令牌~中，我在~C中得到了一个语法错误。

回答已采纳

发布于 2014-10-05 15:45:03

你可以这样做：

~(~(A&B) & ~C)

票数 2

页面原文内容由Stack Overflow提供。腾讯云小微IT领域专用引擎提供翻译支持

原文链接：

https://stackoverflow.com/questions/26198682

复制

相似问题

问NAND和NOT算子EN