我正在使用Vivado运行我的Verilog代码。即使我在运行合成和实现时没有看到任何错误,也不能构建比特流。
这是我得到的错误:
错误: Drc 23-20规则违反(NSTD-1)未指定的I/O标准-12个逻辑端口中的12个使用I/O标准(IOSTANDARD)值“默认值”,而不是用户指定的特定值。这可能导致I/O争用或与板电源或连接不兼容,影响性能、信号完整性,或在极端情况下对设备或与之连接的组件造成损坏。
这也表明:
若要纠正此违规行为,请指定所有I/O标准。除非所有逻辑端口都定义了用户指定的I/O标准值,否则此设计将无法生成比特流。若要允许使用未指定的I/O标准值创建比特流(不建议使用),请使用以下命令: set_property严重性{警告} get_drc_checks NSTD-1 注意:当使用Vivado运行基础设施(例如,launch_runs Tcl命令)时,将此命令添加到.tcl文件中,并将该文件添加为用于实现运行的write_bitstream步骤的预挂钩。
这可以归结为如何在Tcl中使用Vivado编写脚本?我将建议的命令添加到tcl控制台,但仍然得到相同的错误。
发布于 2014-07-28 14:03:52
我建议您执行该工具告诉您的操作,即为顶级端口指定IO标准,例如,如果您有sys_rst_n顶级端口,您可以在.xdc约束文件中添加以下一行:
set_property IOSTANDARD LVCMOS18 [get_ports sys_rst_n]当然,您应该更改LVCMOS18以匹配您的端口的IO标准。
您所得到的错误实际上是而不是的Tcl问题。
发布于 2015-11-17 20:54:58
您希望修复这些IOs,否则可能会损坏您的硬件。
下面是如何创建一个.tcl来修复这个问题,而不必重新实现整个项目:
https://stackoverflow.com/questions/24897603
复制相似问题