发布于 2021-01-17 07:58:29
如何在sparc V8处理器中设置TBR?
这样做的指令在一些汇编程序中被命名为wrtbr value (例如wrtbr %i5),在其他汇编程序中称为mov value, %tbr (例如mov %i4, %tbr)。
只有操作系统才能更改TBR寄存器;尝试从用户模式(应用程序)访问此寄存器将导致类型3异常。
如果您使用的是仅在应用程序级别上模拟CPU的Sparc模拟器(几年前我编写了类似的模拟器),则根本不支持此指令,因为只有OS才能执行该指令。
请注意,您只编写"TBR“寄存器的"TBA”字段(位31.12);当发生陷阱/中断/异常时,"tt“字段(位11.4)由CPU编写。
..。什么“陷阱”有什么“陷阱数”。
"Sparc体系结构手册第8版“在第76页的表7-1中列出了"tt”( TBR寄存器第11.4位)的值:
0x01 Instruction access exception
0x02 Illegal instruction
0x03 Privileged instruction
0x04 Floating point disabled
0x05 Window overflow
0x06 Window underflow
0x07 Memory address not aligned
0x08 Floating point exception
0x09 Data access exception
0x0A Tag overflow
0x0B Watch point detected
0x11-0x1F Hardware interrupts
0x20 Register access error
0x21 Instruction access error
0x24 Coprocessor disabled
0x25 Unimplemented FLUSH
0x28 Coprocessor exception
0x29 Data access error
0x2A Division by zero
0x2B Data store error
0x2C Data access MMU miss
0x3C Instruction access MMU miss
0x60-0x7F CPU or hardware specific
0x80-0xFF "txx" instructions (example: "ta 0x25" => 0x80+0x25 = 0xA5)我不知道给出TBR的初始值,以及如何根据“陷阱数”计算TBR值。
您必须实现256个中断处理程序,每个处理程序有4个指令长度,并将这256个中断处理程序放置在某个4096字节长的内存区域,其地址为4096的倍数。
(因为一个真正的异常处理程序超过4个指令,所以大多数4指令异常处理程序或多或少都是跳转指令到实际异常处理程序。)
示例:您的256个中断处理程序位于地址0x12345000。
您可以将此地址(示例中的0x12345000)写入TBR寄存器。
如果出现某些陷阱,则陷阱数将乘以16并添加到该地址中。结果是中断处理程序的地址。
示例:
当执行指令ta 5时,就会出现陷阱号(5+0x80)。
0x12345000+(5+0x80)*16 = 0x12345850。
CPU将在地址0x12345850处执行陷阱处理程序。
假设执行了一些save指令,并且内部寄存器中没有更多的空间。然后出现“窗口溢出”(陷阱号5)。
0x12345000+5*16 = 0x12345050。
CPU将在地址0x12345050处执行陷阱处理程序。
我从TBR寄存器设置为0开始。如果我的ELF文件有,比如说
ta 1,下面的步骤是什么?
这意味着CPU在地址0+(0x80+1)*16 = 0x810处执行代码。
但是,正如我已经说过的,您不能从应用程序访问TBR寄存器,而只能从操作系统访问.
https://stackoverflow.com/questions/63483270
复制相似问题