点阵半导体IP verilog模块的联合测试- MIPI CSI2-DPHY模块

Question

我的开发环境是来自格子半导体EDA (辐射软件)。

我已经包括了一个IP实现CSI2-DPHY接口。当我生成模块时，只生成verilog文件。生成的文件包括：

• RTL文件CSI2-DPHY.v是主要模块.这有端口列表，但是它是encrypted;
• Testbench文件tb_top.v、csi2_model.v、dsi_model.v、clck_driver.v、bus_driver.v
• Constraint文件CSI2_DPHY.ldc
• Configuration文件CSI2_DPHY.cfg

。

当我测试我使用ModelSim的文件时，必须从Radiant软件中调用它，否则仿真无法加载IP设计(这会给出tb_top.v模块中缺少的GSR模块的一些错误)。

我成功地测试了testbench文件，得到了我所期望的信号，如时钟和数据信号、页眉和页脚数据包、像素本身等等。但是，我不明白主模块是如何在top_level.v中实例化的。

这是CSI_DPHY端口列表：

module CSI2_DPHY
    //port list
    (sync_clk_i, 
        sync_rst_i, 
        clk_byte_o, 
        clk_byte_hs_o, 
        clk_lp_ctrl_i, 
        clk_byte_fr_i, 
        reset_n_i, 
        reset_lp_n_i, 
        reset_byte_n_i, 
        reset_byte_fr_n_i, 
        clk_p_io, 
        clk_n_io, 
        d_p_io, 
        d_n_io, 
        bd_o, 
        payload_en_o, 
        payload_o, 
        dt_o, 
        vc_o, 
        wc_o, 
        ecc_o, 
        ref_dt_i, 
        tx_rdy_i, 
        pd_dphy_i, 
        sp_en_o, 
        lp_en_o, 
        lp_av_en_o) ;
    //port declaration
    input sync_clk_i ; 
    input sync_rst_i ; 
    output clk_byte_o ; 
    output clk_byte_hs_o ; 
    input clk_lp_ctrl_i ; 
    input clk_byte_fr_i ; 
    input reset_n_i ; 
    input reset_lp_n_i ; 
    input reset_byte_n_i ; 
    input reset_byte_fr_n_i ; 
    inout clk_p_io ; 
    inout clk_n_io ; 
    inout [0:0] d_p_io ; 
    inout [0:0] d_n_io ; 
    output [7:0] bd_o ; 
    output payload_en_o ; 
    output [7:0] payload_o ; 
    output [5:0] dt_o ; 
    output [1:0] vc_o ; 
    output [15:0] wc_o ; 
    output [7:0] ecc_o ; 
    input [5:0] ref_dt_i ; 
    input tx_rdy_i ; 
    input pd_dphy_i ; 
    output sp_en_o ; 
    output lp_en_o ; 
    output lp_av_en_o ; 

没有一个测试平台模块(tb_top.v、csi2_model等)有任何CSI2-DPHY实例化的痕迹。所以，对于我来说，CSI2-DPHY模块是如何包含在仿真环境中的，这是很神秘的。如果有人读这篇文章能帮助我理解这一点，我会非常高兴的。

Answer 1

我目前正在使用点阵菱形的ip核v1.5，testbench用testbench的行`include"dut_inst.v"实例化模块，dut_inst.v文件包含实例化。

记住，你必须支付的ip核在辐射。它只能在钻石上免费使用。-> https://www.latticesemi.com/en/Products/DesignSoftwareAndIP/IntellectualProperty/IPCore/IPCores04/CSI2DSIDPHYTransmitter