从命令行创建questasim/modelsim项目

Question

我正在尝试写一个makefile来编译和模拟一些vhdl代码。

有没有办法从linux/windows命令行创建一个项目？

如果您打开该工具并运行"project new“，这是很简单的，但没有从命令行执行此操作的文档。

Answer 1

我不知道如何从命令行直接使用project命令。但我有另一种方法可以做到这点。如果你对命令行感兴趣，你可能已经知道了。

无论如何，你可以写一个包含项目命令的.do文件，然后使用vsim -c -do filename.do来执行它。

例如，我的filename.do包含"project new.pro_name“

Answer 2

我的建议是不要使用项目，它们会妨碍开发。

正如Rakend已经提到的，只要使用简单的.do文件，如果你想做一些额外的事情，你可以使用一个完整的Tcl解释器。

如果你想使用Makefile，那么手动编译你的代码，然后运行vmake为你创建Makefile。然而，vcom/vlog很快，所以.do就是你所需要的。

祝好运,

汉斯。