使用emacs导航verilog begin和end块以显示结构

Question

我使用emacs verilog-mode来构建一些verilog源代码。然而，我观察到当代码变得很大时(就像在case语句中)，我发现很难理解哪个begin与哪个end块配对。

Verilog模式有一个emacs函数，它向每个end块添加注释，显示它与哪个begin块配对。但是，这对于每个begin和end块都会显示出来。

我想知道在emacs中导航verilog时有哪些选项？在给定语言中使用的分隔符的情况下(我应该能够指定begin，end是me分隔符，而不是C中的{} )，有什么函数可以执行代码折叠吗？

有谁能帮帮我吗？

Answer 1

使用M-x verilog-begin-of-defun和M-x verilog-end-of-defun

可以将其绑定到init文件中的密钥，如下所示：

(eval-after-load 'verilog-mode 
  '(define-key verilog-mode-map (kbd "C-{") 'verilog-beg-of-defun))

和：

(eval-after-load 'verilog-mode 
  '(define-key verilog-mode-map (kbd "C-}") 'verilog-end-of-defun))

这将把C-{和C-}绑定到开始和结束。