使用Questasim进行验证

Question

我正在尝试验证我的设计在Questasim和设计是在VHDL。我正在使用Makefile。该命令为

vcom -93 -work $(work) $(RTL) $(SVTB1) $(SVTB)

它正在调用VHDL编译器，但没有显示master_driver信号。

有人能说出解决方案吗？

Answer 1

我有一个解决方案，但我不知道这是不是一个完美的解决方案。我的问题的解决方案是将SV和VHDL代码划分在两个不同的文件夹中，并分别编译它们。但是工作文件夹应该是相同的。