整数和实数变量是否在fpga中综合？

Question

在FPGA中，实数和整数变量被综合或不综合。如果它是综合的，如何在varilog中使用这些变量。

Answer 1

integer类型是可合成的，但real是不可合成的。real是可以在SystemVerilog中合成的。

您可以将其用作任何其他信号：integer a = 0;