SysteVerilog，UVM uvm_reg_adapter。有没有办法用uvm_sequences代替uvm_sequence_item？

Question

我必须为注册层创建适配器。我确实有访问总线的序列，我喜欢重用这些序列。当前适配器应该返回item，reg layer将执行start_item。有没有办法使用序列和注册层将做的只是开始。谢谢,

Answer 1

查看frontdoor序列的用户指南。有一个是uvm_sequence的uvm_reg_frontdoor类。您可以将其用作寄存器访问和总线序列之间的适配器。