从命令行使用Quartus

Question

我正在尝试从命令行使用Linux (Kubuntu 12.04 LTS)上的Quartus II 13.0 (免费Web包)，以便从Verilog RTL生成Verilog技术网表。我需要在一个项目中比较不同工具为数千个生成的Verilog文件生成的合成结果。因此，使用GUI并不是一个真正的选择。

例如，在Xilinx Vivado中，我可以使用以下TCL命令来完成此操作：

read_verilog input.v
synth_design -part xc7k70t -top top_module
write_verilog output.v

我使用过的大多数ASIC工具都提供了类似的接口。

使用Xilinx XST就有点复杂了：

1.)生成work.xst文件：

run -ifn work.prj ..some..more..options..

2.)生成work.prj文件：

verilog work "input.v"

3.)运行合成：

xst -ifn work.xst

4.)从verilog二进制文件生成verilog网表：

netgen -w -ofmt verilog work.ngc output

但是在Quartus II中，我找不到任何关于如何使用命令行工具的文档。我能找到的只有图形化IDE界面的文档。也许我只是找错地方了？

所以，在我开始用strace和类似的工具戳Quartus II IDE之前:有没有人可以从命令行使用Quartus II，并且可以为我指出正确的方向？

Answer 1

它非常隐蔽- Quartus-II手册版本13.0，第2-10页(或搜索ASSIGNMENT_FILES) -生成一个生成文件的示例。它似乎有点问题--我已经删除了ASSIGNMENT_FILES的东西，并且戳是多余的(你可以检查日志文件)，但这只是一个开始，基本的结构是有效的。

Answer 2

例如，下面的shell脚本从设计文件binary_ops_00000000.v合成模块binary_ops_00000000

PATH=$PATH:/opt/altera/13.0/quartus/bin
quartus_map binary_ops_00000000 --source=binary_ops_00000000.v --family="Cyclone III" 
quartus_fit binary_ops_00000000
quartus_eda binary_ops_00000000 --formal_verification --tool=conformal
cp -v fv/conformal/binary_ops_00000000.vo output.v

quartus_eda支持多种不同的模式(请参阅quartus_eda --help=tool查看表格)。为Conformal生成的Verilog看起来很适合我的目的。

我建议在其他空目录中运行此命令，因为它们会生成一堆文件，并且在某些情况下，如果找到以前运行(具有不同设置)的文件，还会打印错误消息。

Answer 3

您可以在intel.com上找到有用的Quartus II Tcl示例页面。