为什么每次按下按钮时都要使用这种2DFF方法？

Question

我一直在网上阅读verilog代码，并在许多代码示例中注意到这一点。当需要来自硬件源的输入时，例如按下按钮，输入被复制到触发器，然后与输入的反相进行and。我不知道这是否有意义，但在代码中是这样的：

input btn;
reg dff1, dff2;
wire db_tick;

always @ (posedge clock) dff1 <= btn;
always @ (posedge clock) dff2 <= dff1;

assign db_tick = ~dff1 & dff2;

然后使用db_tick作为按钮按钮。

在某些情况下，这也被用作上升沿检测器，但是上升沿检测器不能很容易地用always@(posedge signal)实现

Answer 1

它被称为单稳态多谐振荡器，或者，特别是对于数字电路，它是一次性的。该电路的目的是将边沿改变为单周期脉冲。

当直接连接到物理交换机时，它可能是一种实现交换机去抖动的方法，但这并不是一个很好的用途。如果没有更多的上下文，很难说出代码中的意图是什么。

Answer 2

这提供了与时钟域同步的边缘检测。我在这里没有看到任何去抖动发生，在边缘检测之前还包括2个亚稳定触发器是很常见的。

input a;

reg [2:0] a_meta;
always @(posedge clk or negedge rst_n) begin
  if (~rst_n) begin
    a_meta <= 3'b0 ;
  end
  else begin
    a_meta <= {a_meta[1:0], a};
  end
end

// The following signals will be 1 clk wide, Clock must be faster than event rate.
// a[2] is the oldest data,
//   if new data (a[1]) is high and old data low we have just seen a rising edge.
wire a_sync_posedge = ~a_meta[2] &  a_meta[1];
wire a_sync_negedge =  a_meta[2] & ~a_meta[1]; 
wire a_sync_anyedge =  a_meta[2] ^  a_meta[1]; //XOR