Xilinx模拟误差熔丝:500

Question

我正在尝试使用Xilinx ISim来模拟我的VHDL代码。

当我尝试为模拟生成测试平台时，模拟器抛出以下错误：

FATAL_ERROR:Simulator:Fuse.cpp:500:1.133 - Failed to compile generated C file isim/

我尝试在32位的Ubuntu12.04上使用ISE14.3，32位的Windows XP SP3也是ISE14.3和64位的Windows7 SP1来模拟它。

Xilinx支持提供了一个重装为解决方案，但这并没有解决问题。

也许Stack Overflow上的社区有一个想法？

Answer 1

这是一个工具崩溃，在这里很难得到堆栈溢出的答案，至少在不提供一些代码和导致问题的步骤的情况下是这样的。我会返回Xilinx支持并打开一个案例--这是他们需要在工具中修复的东西。你能把你的代码作为测试用例提供给他们吗？潜在地减少它，使它尽可能简单，同时仍然造成问题。

由于机密性，我永远不能向EDA供应商提供生产代码作为测试用例。我经常发现，在创建一个可以发送的较小的测试用例时，我还能够找到解决原始问题的方法。尝试二进制搜索过程--删除设计的一半或黑盒，看看崩溃是否仍然发生。

还有--你能找到编译失败的C文件吗？查看它可能会给出一个线索，说明您的设计中可能是什么导致了问题。