流中匹配字节的正确方式？- verilog

Question

我是硬件设计的新手，我不确定如何处理这个问题。我正在使用一个64位宽的流，它也有包的结束和包的开始信号。我需要在SOP的偏移处找到一个特定的字节序列。目标是将流传递到另一个模块，每次SOP被断言时，一个匹配信号将告诉下一个模块是否会在传入的数据包中找到字节序列。

我认为我需要将信号移位到一个大的移位寄存器中(16x64以适应搜索空间)，并在这些切片上进行比较。但是，似乎我还需要SOP和EOP的移位寄存器来使这些信号与数据保持同步(匹配将与SOP一起被断言)。我是在正确的轨道上，还是有更好的方法？

Answer 1

那样的话，我认为你的想法是对的。如果下游模块在接收SOP之前必须知道是否存在匹配，那么我将只对所有数据和两个控制信号进行16级或17级流水线。

如果对于某些类型的面积约束来说寄存器太多，您可以考虑在等待执行检查时使用小ram来保存数据包。