未应用Virtex-6电路的max_fanout属性

Question

I具有8192行(13位地址)和12位宽度的块ram。

在Virtex-6中，我们有36kb的块Rams。因此，ISE设计套件将我的ram实现为三个36kb的4位宽的BRAM。

对于时序问题，我希望ISE对每个BRAM读/写地址使用单独的触发器。因此，对于读/写地址reg，我设置了属性，但没有应用它们。

​

Answer 1

这类问题的一般解决方案是将您希望合成器不要更改的任何内容放在单独的层次结构层中。然后，这将为它指定一个名称(它的实例名称)，然后您可以在合成器中引用该名称，以便告诉它不要更改层次结构的该部分。

因此，在您的情况下，您可以将这些过程放在单独的层次结构层中来推断这些触发器。我不知道如何告诉ISE让这些层次结构保持原样，但我非常确定会有办法做到这一点。(现在你知道了一般原理，你可以像我一样搜索手册)。