Verilog程序编辑器和编译器

Question

本学期，我有一门硬件课程，需要使用Verilog。我在谷歌上搜索了一些免费的Verilog IDE，我可以在其中编写Verilog程序，也可以编译和运行它们(我认为正确的词是“模拟”，但请原谅，我仍然习惯于C!)，但我什么也没得到。

你能推荐一些在Windows7上编写和模拟Verilog程序的免费软件吗？我的大学在学校的个人电脑上提供了一些叫做Xilinx的软件，但我认为那不是自由软件。而且他们也不愿意在我们的个人电脑上提供给我们。因此，任何建议都将非常感谢！

另外，我是Verilog的新手。如果你知道任何适合初学者掌握Verilog的很好的资源，至少在某种程度上，那么请在这里分享它们！谢谢!

Answer 1

有像Modelsim和Aldec这样的专业工具提供商，他们提供了类似于集成开发环境的东西-具有以下功能：

• 源代码编辑器，您可以在其中设置断点。
• running compilation process
• running

other outputs (运行波形和其他输出的波形和其他输出)

对于DVT Eclipse，我什么都不知道--然后RossRogers'评论让我想到了Eclipse --我们两个都没有用过它:)

就我个人而言，我使用Emacs，一个makefile，然后“手动”运行模拟器

Answer 2

看看http://iverilog.icarus.com，它是一个免费的模拟器和合成工具。任何文本编辑器都可以。很多人喜欢vi，但您也可以使用sublime text之类的东西。

编辑:如果你想要一个完整的集成开发环境，有Xilinx WebPack。它包括一个模拟器。它是免费的(就像免费啤酒一样)，但与完整的Xilinx软件相比，它是有限的。但足以让你入门。如果你的大学也在使用同样的软件，你可能应该试试这个。