端口映射可以在VHDL包体中完成吗？

Question

我正在尝试做一个包体内的端口映射。我不知道这是否有意义，但我希望有人能告诉我其中的逻辑。谢谢

Answer 1

不能，您不能实例化包体内的组件。

legal Component instantiation placement:

Blk: BLOCK
  ...
BEGIN
  ...  <====
END BLOCK Blk;

和

ARCHITECTURE Arc OF Ent IS
  ...
BEGIN
  ...  <====
END ARCHITECTURE Arc;

Answer 2

不能，不能在包体内进行端口映射。

顾名思义，端口映射将信号映射到指定组件的端口。

但是，您可以在包中声明一个组件，这样就不需要在每次需要执行端口映射时都声明相同的组件。函数和过程是您可以在包中执行的替代方法。

Answer 3

当你“创建”或“实例化”一些“真实”的东西--比如一个加法器时，端口映射就会被使用。

包和包体只包含更抽象的东西，如类型、常量、过程和函数。它们可以包含元件，但VHDL中的元件声明有点像数据表-与手中的芯片不同，它只是告诉你管脚被称为什么。