FPGA与ASIC设计的比较

Question

我有一个基本的问题。我为一些媒体应用程序制作了一些FPGA图像，现在我想将我的结果与相同算法的ASIC实现的结果在性能和面积方面进行比较。我听说这样的比较是没有意义的，因为这有点像是在比较苹果和橙子。但我听说过Gate-equivalence度量，我不能将其用于比较吗？

谢谢

Answer 1

正如已经指出的那样，门等效电路只是一个粗略的猜测，并不完全准确地确定ASIC中的面积。您可以通过不同的方法来了解您的设计在ASIC中的性能(和成本)。您可能使用了HDL (VHDL或Verilog)来实现您的设计。如果你可以使用像Synopsys的Design Compiler (DC)这样的合成工具，你可以使用它和一个提供的ASIC厂商的库来确定面积。您还可以使用它来生成合成后的门级网表，您可以在模拟中使用该网表来确定性能。DC还将为您提供关键路径计时等信息，这些信息也可用于计算性能。

然而，DC是一种非常昂贵的产品，您可能会使用FPGA供应商提供的工具来综合您的HDL设计。你可以联系ASIC供应商，让他们分析你的设计以确定尺寸和性能(他们可能会使用DC --你必须愿意把你的HDL交给他们)。他们可能倾向于这样做，以赢得你的业务。但正如已经指出的那样，ASIC NREs非常昂贵，所以除非你有一个大批量的产品，否则将你的设计转移到ASIC可能是没有意义的。

Answer 2

门等价度量可能会让你在一个数量级内-如果这对你来说足够好了？问题是，4输入LUT可以实现单个AND门，或表示多个门的复杂4输入函数。或者(在Xilinx芯片中)它可以是一个具有16位内存的移位寄存器。它有一个触发器连接到它的输出(带有伴随的控制信号和类似的信号)。另外几个门)。如果你使用过块内存或DSP块，它们就更难量化了。

当你说你想要比较性能和面积时，你真的是指“成本”吗？这是一个销售了数百万台的潜在产品，还是“只是”几千台的几十台？ASIC NRE很大！

您还可以针对成本优化您的FPGA设计，这可能已经足够好了，这取决于您的容量。例如，以传统方式完成的图像处理设计可以比为非常小的FPGA使用而设计的图像处理设计大10倍，具有类似的应用程序性能……如果您知道自己在做什么:)