VLSI:寄存器自动化

Question

我正在寻找用于VLSI设计的寄存器自动化解决方案。

即，在一些文本文件或XML中描述RTL寄存器一些标准方式，其可以被处理成Verilog、VHDL、Specman、System Verilog、C header和HTML/PDF文档。

有什么建议吗？

我找到了IP-XACT，它是IEEE标准(http://standards.ieee.org/getieee/1685/download/1685-2009.pdf)。

甚至发现Cadence通过Specman和SV脚本支持它。

IP-XACT是否常用？

对此有什么看法？

对于流程中的其他必需工具，有什么建议吗？(易于编辑的XML文件，Verilog，C和文档生成)

当然，我可以自己写这些脚本，但如果以前已经做过了，那么重新发明轮子是愚蠢的……

谢谢

Answer 1

如果你不怕自己编码，工具ipxact2systemverilog可以完成这项工作。

它正在将IP-XACT寄存器定义转换为VHDL、Verilog...和文档格式为HTML或PDF (使用RestructuredText)。

它是用Python编写的，很容易扩展或修改。

关于编写XML。在Eclipse中使用默认的XML插件是非常简单的。您可以在文本视图和一种表格视图之间切换。它理解XSD模式，因此它通过向您展示下一个XML元素的可能性来帮助您。

Answer 2

目前，IP-XACT格式通常用于传输寄存器信息。大多数需要配置的商业IP都带有IP-XACT规范，包括寄存器。但是，对于输入寄存器信息，它并不是很有用(XML)。

在输入端(商业)工具通常提供图形用户界面来输入XML数据(就像Duolog中的按位输入)。大多数工具都包含其他格式的输入过滤器，如基于表格的、SystemRDL、YAML等。

在输出端，不同的工具支持所有类型的寄存器视图。高密度脂蛋白不太常见，因为它通常受到公司保密规则的约束。我认为Cadence有一个免费的脚本，可以从IP-XACT生成SystemVerilog (UVM)寄存器。

我不能给出一个具体的建议。如果你能花点时间，可以看看MIX，它是OpenSource (由我管理)。通过尝试运行示例来接近它。

希望这能帮你入门。

Answer 3

IDesignSpec是市场上最好的解决方案。你可以把IP-XACT转换成(System rdl，system verilog，vhdl，system c，以及docx，excel和html，pdf )。它是最好的，这个工具支持windows/linux/mac。

谢谢，Avdhesh