以太网PHY电路设计中常见故障问题点汇总

1.产品现象描述以太网端口在通讯过程中偶发性丢包，客户产品主要是高像素摄像头，通过后端NVR查看，有录像存在几秒的断连现象，排查思路 PHY目前已经能够正常通讯，出现此类现象可以聚焦在PHY芯片的供电电源和本地时钟上，目前PHY芯片的电源电压普遍都比较底，客户用示波器测试后这部分符合要求，协助查看时钟电路发现，客户为了节约一颗本地时钟晶体，从FPGA侧模拟25M CLK时钟且这个走线通过连接器再连接到PHY芯片的输入时钟管脚，到PHY侧时出现明显的25M时钟抖动和频偏，改本地时钟验证后无丢包，通讯正常。

2. 网通客户反应，某款产品的8口PHY在吞吐量上来之后，出现了端口的link down 和link up现象，用SmartBits数据发包机进行打流测试，会出现随机的某个端口的 link up down现象，而单独的端口用电脑进行PING包测试没有问题，此现象说明PHY芯片配置和电路的设计没有问题，软件初始化配置也正常，此故障的重点在于满载后功耗明显会上升，PHY芯片的吃电流的需求也会大大提升。查看客户的原理图发现，客户在PHY芯片的电源部分都增加了磁珠，到芯片端的电源部分出现了明显的纹波超标现象，将磁珠改成0欧姆后，故障现象解除。对于高速信号电路中的磁珠使用请保持慎重，磁珠的DCR和负载电容形成的LC谐振电路在谐振频率点中产生极高的阻抗，从而放大了该频率的的噪声。

3.网关设备客户反应，选用了某一款单口phy芯片，软件在启动的过程中，经常会出现发现不了phy的现象，首先排除客户的PHY芯片部分的电源设计和时钟部分，这俩部分正常之后，然后查看PHY的RST电路发现，客户的PHY芯片的reset信号来自于SOC的GPIO，GPIO部分模拟的RST的时间也满足了芯片复位的时间要求，我们在设备发现不了PHY且不断电的情况下，手动短接PHY芯片RESET管脚之后，发现芯片每次都被正常发现，初步分析问题在复位信号提供的顺序上出现了问题。SOC在上电的过程中，先要对所有的GPIO进行初始化的动作，然后紧接着就需要对外设PHY进行一次硬件的GPIO复位，当软件驱动层跑到PHY这部分经行PHY芯片的MDC MDIO的软初始化后，PHY芯片的工作状态才会进入一个正确的工作方式，最终BUG解除。

4.伺服控制器客户选用了一款千兆PHY芯片，单板打板回来硬件RJ45端口无法正常通讯，ping包测试不通。PHY芯片本身只要是供电，复位和时钟都没有问题的情况下，它本身的link down和 link up的能力都可以通过和对端设备检验，比如电脑的网卡连接就可以测试出来，同时很多PHY芯片的点灯都是可以通过PHY本身完成，客户反应这部分都没有问题，故可以从RJ45到网络变压器到PHY芯片然后再到RGMII总线整个回路上去查看此类问题，依次排查RJ45线序没有接错，网络变压器选型设计按照PHY芯片的驱动模式也正确，然后就自然会排查到RGMII总线，RGMII总线PHY芯片需要配置txdelay或者rx delay，这部分客户配置都有试过，后通过对PHY芯片经行内环回路径测试，此部分需要SOC通过MDC MDIO配置PHY的寄存器，具体可以查看PHY芯片的规格书。在内回环的测试中发现SOC端发出的TX部分的数据包经过RGMII总线后到PHY的内部PCS层内部回环到PHY的RX部分再到SOC的RX部分并没有收到任何的数据包，问题定位出现在RGMII总线的硬件部分，查看总线部分时钟也正常，后发现TX[0..3]数据线中由于客户串联了电阻用来阻抗匹配，有一个数据线焊错电阻值，修改后，PHY芯片通讯正常，此问题虽然最后是BOM出错，但是排查思路尤为重要，可以供大家参考。